

# MANUALE TECNICO DEL NANOCOMPUTER TRAINING SYSTEM



## MANUALE TECNICO DEL NANOCOMPUTER TRAINING SYSTEM

#### ATTENZIONE !!

Non vosliamo suastare la Vostra sioia all'approccio di questo nuovo mondo del 'calcolo' ma vorremmo avvertirVi di qualche pericolo di dannessiamento che questi componenti sensibili e complessi, di cui e' formato il Nanocomputer, potrebbero avere nell'uso.

Le schede

Sebbene le schede siano costruite in fibra di vetro molto resistente le sottili riste del circuito stampato possono essere dannessiate da colpi o da eccessiva flessione della scheda.

Fate a t t e n z i o n e quando togliete le schede dall'imballo e le inserite o disinserite dal contenitore porta schede di NON sottoporle ad eccessivi sforzi.

#### I componenti

Alcuni componenti montati sulle schede sono circuiti integrati MOS (Metal-Oxide-Silicon). Questi circuiti sono sensibili all'elettricita` statica. NON togliete nessun circuito integrato della scheda senza prendere adeguate precauzioni.

Vi raccomandiamo di manessiare i circuiti MOS su un piano di metallo, eventualmente, messo a terra; utilizzate solo saldatori con presa di terra collegata ed e  $\vee$  i t a t e il contatto con materiali sintetici (stoffe) che senerano elettricita' statica.

Naturalmente, durante il funzionamento, NON appossiate la scheda su un piano metallico poiche' i vari componenti verrebbero messi in corto circuito. Quando inserite o disinserite le connessioni esterne delle schede CLZ80/NC e NEZ80 assicurateVi che il sistema NON sia alimentato (alimentatore spento) per non dannessiarne i circuiti.

Abbiatene cura. CIAO

#### INDICE

0 Sistema Didattico NANOCOMPUTER	pag. 7
1 Introduzione al Sistema Didattico NANOCOMPUTER.	8
1.1 Scheda CLZ80/NC.	10
1.2 Tastiera-display NKZ80	13
1.3 Scheda per esperimenti NEZ80	14
1.4 NANOCOMPUTER Super NBZ80-S	16
2 Installazione del sistema	18
2.1 Connessione corrente alternata	19
2.2 Accensione e azzeramento del sistema	20
S Scheda CLZ80/NC - Descrizione circuitale	Charles 21
3.1 CFU	21
3.2 Interfaccia samma-BUS	21
3.3 EPROM/ROM	22
3.4 Controllo di ROM	23
3.5 RAM	23
3.6 Temporizzatore di RAM	24
3.7 Controllo di RAM	
3.8 Selezione di memoria	25 25
3.9 Selezione di periferiche	26
3.10 Ingresso di 'FLAG'	20
3.11 Forte di ingresso/uscita A.B.C.D	28
3.12 Interruzione	28
3.13 Controllo registratori a cassetta	29
3.14 Generatore di clock	29
3.15 Interfaccia seriale	29
3.16 Controllo di inizializzazione	30
Connettori,Cavi e Ponticelli della scheda CLZ80/NC	31
4.1 Connettori	31
4.2 Cavi	34
4.3 Fonticell1	36
OAID . 6100 4 h s J s	L B B A
Specifiche dei sesnali della scheda CLZ80/NC.	40
5.1 Interfaccia samma-BUS	40
5.1.1 Descrizione sesnali	43
5.1.2 Caratteristiche elettriche	46
5.1.3 Resole d'interconnessione 5.1.4 Temporizzazioni	48
	50
5.2 Interfaccia PIO (Ingresso/Uscita parallela) 5.2.1 Descrizione segnali	55
5.2.2 Caratteristiche elettriche	56
5.2.3 Resole d'interconnessione	58
5.2.4 Temporizzazioni	59
5.3 Interfaccia unita' magnetica	59
5.3.1 Descrizione sesnali	60
5.3.2 Caratteristiche elettriche	60
5.3.3 Formato di resistrazione	60
J.J. Tormato di resistrazione J.4 Interfaccia seriale	61
V 1 ALTOCAT COLUMN 240 PARTY LOCATION	0.0


5.4	4.1 Descrizione segnali	62
5.4	4.2 Caratteristiche elettriche	63
		03
6 TA	ASTIERA-DISPLAY NKZ80 -Descrizione circuitale	65
6+1	Display e tasti	65
7 00	SHEEVA PIPE, PROPERTY AND LOCAL STREET	
7 1	CHEDA PER ESPERIMENTI NEZ80 - Descrizione circuitale	67
7 7	Uso della basetta per esperimenti	67
	Descrizione sesnali	68
7 + 3	Caratteristiche elettriche segnali utente	70
8 Mo	onitor (NC-Z) e programma per esperimenti (NE-Z)	
8.1	Frostamma di prova RAM	72
8.2		72
	Programma per esperimenti NE-Z	73
8.4	Disposizione delle EPROM/ROM di sistema	74
	and the same and t	75
9 De	escrizione operativa - Funzione dei tasti	
9.1	Esempi di caricamento resistri	76
9.2	Esempio di creazione programma, esecuzione e controllo	78
9.3	Operazione di DUMP e LOAD su cassetta	81
9.4	Operazione di DUMP e LOAD su terminale seriale	86
		87
10 E	srandibilita' del sistema	89
	Espandibilita' hardware	89
1.0 + 2	Espandibilita' software	89
		03

#### AFFENDICE

\* Cataloso componenti ed accessori per il Sistema Didattico Nanocomputer.

#### ALLEGATI

- \* Schemi elettrici:lista e disposizione componenti della scheda CLZ80/NC
- \* Schemi elettrici, lista e disposizione componenti della tastiera-display NKZ80
- \* Schemi elettrici, lista e disposizione componenti della scheda NEZ80
- \* Dimensioni meccaniche delle schede CLZ80/NC e NEZ80 .
- \* Dimensioni meccaniche del sistema NBZ80-S.
- \* 'Design Note'314.
- \* 'Design Note'340



## 0 - Sistema Didattico NANOCOMPUTER

Benvenuti nel mondo del mislior microprocessore a 8 bit, lo Z80 (‡) SGS-ATES.

La famislia dei componenti LSI Z80 e' cosi' composta:

Z80 CPU - Central Processins Unit Z80 PIO - Peripheral Input/Output Z80 CTC - Counter Timer Circuit Z80 SIO - Serial Input/Output Z80 DMA - Direct Memory Access

Le parti componenti il Nanocomputer Trainina Sastem sono state prosettate, usando membri di questa famislia, per fini educativi e di esercitazione sul microprocessore Z80.

Il sistema copre le seguenti aree di interesse:

- \* Programmazione in linguaggio assembler Z80.
- \* Elettronica disitale per microcomputer.
- \* Interfacciamento della CPU verso memorie, PIO e CTC.

Con il sistema, al fine d'incontrare osni esisenza di Studenti ed Insesnanti e di chiunque si avvicini per la prima volta al mondo dei microcomputer, viene fornita una completa documentazione in tre volumi dedicata ai vari arsomenti.

<sup>(</sup>R) NANOCOMPUTER e' un marchio resistrato SGS-ATES.

<sup>(#)</sup> Z80 e' un marchio registrato della Zilos Inc.


1 Introduzione al Sistema Didattico NANOCOMPUTER.

Le parti costituenti il Sistema Didattico NANOCOMPUTER sono:


- La scheda CLZ80/NC contenente un piccolo e completo microcomputer con: CPU-Z80
  - . 4K bytes (4K × 8 bit) di memoria dinamica RAM
  - 2K bytes di memoria EPROM o ROM e (due oppure tre zoccoli ulteriori per altri 2K o 6K di EPROM-ROM a secondo dei tipi di EPROM-ROM usate).
  - . 2 componenti PIO-Z80 capaci di fornire 32 linee di I/O (ingresso/uscita).
  - . Interfaccia rotenziata (buffered) compatibile con il samma-BUS (\*).
- L'unita' d'ingresso/uscita del Nanocomputer e' rappresentata dalla tastiera-display NKZ80 stile calcolatore tascabile, comprendente:
  - . Un display con 8 cifre (disit) esadecimali
  - · Indicatore luminoso a 14 LED
  - · 16 tasti esadecimali
  - . 14 tasti per funzioni varie di controllo.
- La scheda NEZ80 per esperimenti contenente:
  - Una speciale basetta per inserire senza saldatura i circuiti sperimentali dell'utente.
  - 2 connettori opzionali, predisposti per il doppio formato Eurocard, con i sesnali del samma-BUS.
  - . 8 commutatori logici.
  - . 8 LED per visualizzazione dati a livelli logici.
  - . 2 Pulsanti per senerare impulsi manuali.

La scheda NEZ80 si interfaccia alla scheda CLZ80/NC del Nanocomputer NBZ80 sulla struttura samma - BUS.


- Il contenitore NFZ80 con alimentatore incorporato per le due schede CLZ80/NC e NEZ80.
- Il resistratore a cassette RCZ80 con cavo di connessione W10Z80.
- Due ROM NE-Z con gli esperimenti previsti nel Nanobook 3 e vari Kit di componenti (in opzione).
- (\*) samma BUS e' il nome della struttura a bus dello Standard Europeo SGS-ATES per i microcomputer Z80 .




NBZ80



NBZ80-A



NBZ80-B



NBZ80-S

#### 1.1- Scheda CLZ80/NC




Fig. 1.1.1 - Scheda CLZ80/NC


Descrizione.

La scheda CLZ80/NC del Nanucomputer NBZ80 e' in doppio formato Eurocard con circuito stampato in doppia faccia e basata sul microprocessore Z80. La scheda contiene 4k di RAM e 2k di EPROM/ROM espandibile a 16k RAM e 8k EPROM/ROM modificando alcuni ponticelli sulla scheda. Inoltre, usando il kit KNZ80 che assiunse un USART, il convertitore DC-DC, un nuovo software monitor MO-Z ed altri componenti e' possibile trasformare la scheda CLZ80/NC nel microcomputer CLZ80 4/2.

Lo schema a blocchi e' mostrato di seguito.

La struttura a bus interna consiste di tre bus :

- Bus Dati (8 bit)
- Bus Indirizzi (16 bit )
- Bus di controllo ( 13 linee )



Fis. 1.A - Schema a blocchi della scheda CLZ80/NC

I sesnali di questi bus sono interfacciati ai connettori J1/J2 del samma-BUS tramite 'buffer' bidirezionali e driver.

La CPU-Z80 e' connessa direttamente ai bus interni.

Il segnale per l'NMI (Interruzione non mascherabile) arriva dalla tastiera , tasto BREAK, via il connettore J6.

Il segnale RESET arriva nello stesso modo dal tasto RESET.

La CPU-Z80 usa un clock di 2.4756 MHz (questa strana frequenza e' dovuta al fatto che nella versione espansa CLZ80 tale clock e' suddiviso per ottenere le varie frequenze di trasmissione e ricezione (Baud rate) usate nelle comunicazioni seriali tramite l'USART).

Il tasto Reset azzera la CPU (si veda il Manuale Tecnico Z80-CPU per i dettasli) ed attiva il circuito di Reset.

Il circuito di Reset lancia un piccolo programma formato da una sola istruzione di salto che viene eseguito dalla CPU ogni volta che il tasto di Reset e' premuto.

Il salto esesuito e' all'indirizzo (FCO2H) di inizio del programma del Monitor NC-Z memorizzato su EPROM o ROM.

Sono forniti due circuiti di interfaccia per Terminale seriale adatti per comunicazioni in modo RS-232, anello di corrente a 20mA o livelli TTL.

Tramite la tastiera-display e' inoltre possibile selezionare l'interfaccia attiva " TTY <-> CASS ".

I segnali seriali sia per "TTY" che per "CASS" sono generati dal software e l'ingresso/uscita e' presa dal PIO (Q2) porta A.

Un segnale di controllo per lo start-stop del registratore a cassetta e' previsto dal software.

Il Nanocomputer NBZ80 standard, con il software NC-Z, controlla un solo resistratore a cassetta connesso al connettore J3 (a).

#### OF ZIONE UTENTE

L'utente che volesse utilizzare la scheda con un proprio programma S/W (senza monitor NC-Z) ha in piu' la liberta' di allocazione di memoria e di assegnazioni delle porte di I/O .

#### 1.2. Tastiera-Display NKZ80

Il Nanocomputer NBZ80 con il Monitor NC-Z usa come unita' di ingresso/uscita la Tastiera-display NKZ80 portatile.

Questa Tastiera-display permette all'utente di comunicare in linsuassio macchina esadecimale con il Nanocomputer.

Il display a otto cifre serve per visualizzare le informazioni ( dati e indirizzi ).

I LED sinsoli indicano il significato dell'operazione visualizzata.

I tasti permettono l'ingresso di dati ed indirizzi nonche' l'attivazione di varie funzioni di controllo e di comando.


La tastiera-display e' connessa al connettore J6 della scheda CLZ80/NC. Il connettore femmina posto sul cavo piatto (flat cable) di collesamento ha il pin 1 identificato da una freccia " v ".

Nota: La tastiera display si puo' dannessiare se il connettore femmina viene inserito invertito.



Fis. 1.2.1 - Tastiera-display

#### 1.3. Scheda per esperimenti NEZ80.



Fis. 1.3.1 - Scheda per esperimenti NEZ80 con connettori K4Z80 per l'espansione del samma-BUS.

La scheda per esperimenti NEZ80 e' stata prosettata per permettere all'utente di eseguire esperimenti d'interfacciamento usando i segnali disponibili sul gamma-BUS del CLZ80/NC assieme con segnali generati da otto commutatori e due impulsi di 'strobe' generati da due pulsanti.

Si ha inoltre la possibilita' di visualizzare mediante lampadine LED otto livelli logici di segnali:

La scheda NEZ80 e' in dorrio formato Eurocard con circuito stampato su dorria faccia e contiene :


- una basetta su cui inserire, senza saldature, componenti e collesamenti dell'utente.
- 8 commutatori bistabili con logica antirimbalzo.
- 8 indicatori logici a LED con `driver'.
- 2 pulsanti monostabili con logica antirimbalzo.
- 2 zoccoli (A e B) per interfacciare la basetta per esperimenti con i segnali del samma-BUS.
- 1 zoccolo (C) per interfacciare sesnali vari ed alimentazioni.
- L'espansione del samma-BUS su due connettori femmina (opzionali) per scheda doppia Eurocard.

Il diagramma a blocchi e' mostrato di seguito:

I segnali provenienti dal gamma-BUS del CLZ80/NC attraverso i connettori J1' e J2' sono collegati a due zoccoli (A e B) da 40 pin sulla scheda. I segnali su J4 provenienti dal PIO (porte C e D ) della scheda CLZ80/NC tramite cavo piatto sono connessi allo zoccolo (A) da 40 pin.


Gli otto commutatori, con logica antirimbalzo, forniscono livelli logici TTL '1' o '0' sullo zoccolo (C) a 40 pin.

Gli otto ingressi pilotanti LED sono disponibili sullo zoccolo (C) a 40 pin in cui il livello logico '1' = LED acceso ed il livello logico '0'= LED spento.



Fis.1.B - Schema a blocchi NEZ80.

## 1.4. NANOCOMPUTER Super NBZ80-S NBZ80-S NBZ80-S NBZ80-S



Fis. 1.4.1 - Nanocomputer super NBZ80-S

#### Il Nanocomputer Super NBZ80-S e' un sistema formato da:


CLZ80/NC + NKZ80 Nanocomputer con tastiera-display
NEZ80 Scheda per esperimenti
NPZ80 Contenitore di scheda con alimentatore incorporato

Le due schede CLZ80/NC e NEZ80 sono inserite in serie nel contenitore di basso profilo NPZ80 (v.Fisura).

Un cavo piatto flessibile e' usato per portare i segnali del PIO dal connettore J7 sulla scheda CLZ80/NC alla scheda NEZ80 connettore J4. Questo cavo ha il pin 1 del connettore femmina identificato dal simbolo " v " . Un capo del cavo deve essere inserito su J4 della scheda NEZ80 prima di inserirla nel contenitore .

L'alimentazione della scheda NEZ80 e' presa dal connettore J3.

La connessione interna delle due schede con i relativi cavi e' mostrata nella Fis.1.C



Fis.1.C - Connessione interna NBZ80-S

II connettore dell'alimentatore dovra' essere inserito nel connettore  ${\sf J3}$  della scheda NEZ80.

Il cavo W15Z80 dei sesnali PIO dovra' essere inserito fra J7 (CLZ80/NC) e (NEZ80).

Il cavo della tastiera-display NKZ80 dovra' essere inserito nel connettore J6 (CLZ80/NC).


#### 2. - Installazione del sistema

#### 1) Nanocomputer NBZ80


Se si utilizza la scheda singola CLZ80/NC occorre un alimentatore con le seguenti caratteristiche:


+5v +/- 5%	800mA
-5v +/- 5%	200mA
+12v +/- 5%	1.00mA
-12v +/- 5%	100mA

L'alimentore NSZ80 e' consisliato. Esso e' corredato di un cavo di uscita alimentazioni da inserire direttamente in J2 (CLZ80/NC). Se come alimentatore della sinsola scheda CLZ80/NC viene utilizzato l'NPZ80 la scheda dovra' essere inserita nella prima posizione del contenitore (v.Fis.2.1). Quando vensono usati altri alimentatori e' necessario utilizzare un opportuno connettore femmina per portare le alimentazioni al connettore J2 del Nanocomputer.



Fis.2.A - Connessione alimentazioni





Fis. 2.1 - Nanocomputer NEZ80 con alimentatore NSZ80 e con alimentatore NFZ80.

#### 2) Nanocomputer NBZ80-S.

Dopo aver verificato che il sistema e' montato correttamente come indicato al paragrafo 1.4 inserire la spina dell'alimentatore nella presa 220V. – 50Hz.

#### 2.1 - Connessione corrente alternata

Gli alimentatori NPZ80 e NSZ80 sono forniti di cavo di alimentazione con spina di tipo Europeo.

L'alimentazione in ingresso accettata e' di 220-240V oppure di 110-120V (se appositamente richiesta dall'utente).

Le connessioni previste sulla spina di alimentazione sono:

Filo Giallo/Verde = Terra

Filo Marrone = Alimentazione Filo Blu = Alimentazione

NB. Si raccomanda di connettere sempre il filo di terra.

2.2 - Accensione e Reset del sistema.

A connessioni ultimate prima di accendere l'alimentatore — a s s i c u r a r s i nuovamente della correttezza dei collesamenti.

Quindi accendere l'alimentatore. Se nel sistema e' compresa la scheda NEZ80 il LED presente sulla scheda indicante +5V si sara' acceso.

Premere il tasto RESET sulla tastiera per " risvegliare " il Nanocomputer. Il display visualizzera' 0000 nei primi 4 digit da ginistra ed un valore casuale nei primi due digit da destra.

Il LED indicatore di PC dovra' rimanere acceso.

Se il display non si accendera' propriamente riprovare.

Persistendo il malfunzionamento chiedete informazioni al distributore locale più vicino; (v.lista in copertina).

#### 3. Scheda CLZ80/NC - Descrizione circuitale.

Alla fine del presente manuale sono allegati lo schema losico- circuitale (fosli EEU00325 e EEU00326) e la disposizione componenti (foslio EEU00327) della scheda Nanocomputer CLZ80/NC.

Il primo foslio mostra la CPU, l'interfaccia del samma bus, le memorie RAM e EPROM/ROM con i relativi circuiti di controllo e temporizzazione e la connessione dei pin per i connettori del samma-BUS J1 e J2.

Il secondo foslio mostra le porte di ingresso/uscita, i circuiti di interfaccia (RS 232 , TTL , anello di corrente a 20mA , interfaccia registratore a cassette),il circuito di inizializzazione e di generazione del clock nonche' la connessione dei pin per i connettori d'ingresso-uscita J3, J5, J6, J7, e le tabelle indicanti la scelta dei ponticelli per le varie configurazioni possibili.

Nota: Osni sesnale proveniente dal samma—BUS e' identificato dalla lettera B

#### 3.1 - CPU

Il bus desli indirizzi ADO - ADI5 in uscita dalla CPU-Z80 (Q29) e' connesso ai driver a tre stati T74LS365/7 (Q40/41/42).

La CPU locale e' in grado di pilotare le linee di indirizzo del gamma-EUS BADO-BAD<u>15 (BAO - BA15 sulla scheda NEZ8O Scheda per esperimenti) quando il segnale BUSAK non e' vero, cioe' e' a zero logico.</u>

Questo e' il caso del sistema Nanocomputer, tuttavia se la scheda fosse inserita in un sistema con piu' processori un altra CPU potrebbe accedere alla

memoria locale dopo che il segnale BEUSRQ e' riconosciuto attivo dalla CPU locale ( BUSAK=vero).

Il bus dei dati DO - D7 e' connesso ai driver T74LS365/7 (Q45/46/30) per i trasferimenti in ingresso e uscita.

Questi driver sono abilitati dai segnali  $\overline{\text{DBOUT}}$  e  $\overline{\text{DBIN}}$  che saranno descritti riu' avanti.

L'uscita HALT della CPU e' connessa al driver T74LS367 (Q39) sempre abilitato ed il segnale BHALT e' disponibile per il gamma-BUS su J1-18c .

La corrente in uscita e' sufficiente a pilotare una lampada LED per indicare lo stato di HALT del software.

L'ingresso  $\overline{\text{EWAIT}}$  (attesa) della CPU arriva direttamente dal samma-EUS Pin J2-26c.

Un resistore (R52) di 910 ohm e' connesso fra l'ingresso e  $\pm 5V$  in tal modo EWAIT puo' essere attivato solo da un dispositivo 'open- collector.

L'ingresso  $\overline{\text{BINT}}$  (interruzione) della CPU e' derivato dai segnali di interruzione dei PIO (Q2,Q3) tramite un'OR-filato' di dispositivo open-collector T7417 (Q32) o da un interruzione esterna proveniente dal gamma-BUS pin J2-24c; anche su tale ingresso e' presente un resistore di richiamo verso  $\pm 5\text{V}$  di 910 ohm (R46).

L'ingresso BNMI (interruzione non mascherabile) proviene dal gamma-BUS J2-23c e dal segnale di BREAK tramite un driver open-collector T7417 (Q32). Un resistore di richiamo di 910 ohm (R45) e' presente cosiche' ENMI potra'

essere attivato da un dispositivo open-collector. Il segnale BREAK e' generato dal tasto 'BREAK' della tastiera

che connette

l'ingresso J6-18C a massa tramite un condensatore da 47nF.

Questo assieme al resistore da 33 ohm (R32) genera un impulso di NMI (<400 ns) necessario alla CPU locale.

L'insresso di RESET della CPU arriva dal samma-BUS pin J1-28c,J6-4,J7-4. Nel sistema Nanocomputer il tasto 'RESET' della tastiera connette J6-4 a massa tramite un condensatore da 47nF.

Questo impulso e' invertito da T74LS14 (Q11) ritardato dal condensatore da 1kpF (C61) e tramite l'inverter (Q11) uscita 4, inviato alla CFU come impulso di

Altri sesnali di reset possono essere inviati su questa linea dispositivo open-collector.

La linea BRESET inoltre, e' protetta contro i transienti di sovratensione mediante i componenti (D8,C7,D9).

Fer finire l'ingresso BBSRQ (richiesta del BUS) della CPU arriva dal samma-BUS Pin J2-25c.

Un resistore (R53) di 910 ohm di richiamo a +5V fa si che BBUSRQ possa essere attivato da un dispositivo open-collector.

Il clock della CPU con frequenza di 2,4576 MHZ arriva dal seneratore F4702 (Q34).

#### 3.2 Interfaccia gamma-BUS

L'interfaccia del samma-BUS e' un set completo di sesnali di insresso /uscita che abilitano la scheda ad essere usata in un sistema microcomputer orientato alla struttura gamma-BUS.

Per una completa definizione della connessione dei pin, per le specifiche dei segnali e delle temporizzazioni si veda il capitolo 5.1 .

I dispositivo T74LS365 e 367 (Q40,41,42,45,46) e (Q30,39) costituiscono i bus-driver per i segnali del gamma-BUS.

Il bus desli indirizzi BADO - BAD15 (BAO - 15) ed i segnali di controllo di memoria e di I/O BMREQ, BIORQ, BRD, BWR, BM1, e BRFSH sono disabilitati solo dalla CPU locale uscita BUSAKin risposta ad un segnale di BBUSRQ.

Le uscite del bus dati BDO - BD7 sono abilitati da DEOUT, mentre sli ingressi del bus dati sono abilitati da DBIN.

Questi due segnali sono ricavati dal decoder T74LS156 (Q12) che aggiudica a secondo delle richieste, interne o esterne, il verso di accesso al bus dati bidirezionale.

Il clock del sistema 0=2.4576 MHZ ed il segnale FCU ( $\Phi$ /8= 307.2 KHZ), che e' usato nel sistema espanso (CLZ80) per pilotare l'alimentatore / convertitore DC-DC , sono disponibili sul gamma-BUS potenziati dal T74L5367 (Q 39).

L'uscita dell'abilitazione all'interruzione IEO pin J1-13c e' derivata dai due FIO-Z8O e puo' essere usata per estendere la catena di priorita' delle interruzioni (si veda il Manuale Tecnico Z8O) fermo restando il PIO (Q2) con la priorita' piu' elevata seguito dal PIO (Q3).

La funzione dei segnali IOQO - 3, IOEO - 3 e IOUO - 3 viene descritta in seguito nel paragrafo decodifica e selezione dispositivi.

#### 3.3 EPROM/ROM

La scheda Nanocomputer e' stata prosettata per l'uso sia con memorie 1kx8 che 2kx8 per esempio del tipo 2708,6381,2716 o2316.

Possono essere usate sia EPROM richiedenti piu' di una alimentazione che ROM ad alimentazione sinsola +5v.

Le memorie EPROM o ROM vanno inserite susli zoccoli (Q49-Q52),mentre le relative connessioni elettriche sono selezionate dai ponticelli (1-8).

La scheda CLZ80/NC viene fornita in due versioni, entrambi con NC-Z, una utilizzante due M2708 (1kx8) EPROM e l'altra utilizzante una M2316E (2kx8) ROM.

Le connessioni dei relativi ponticelli sono indicate nella tabella 1 dello schema elettrico pas.2.

Sulla stessa tabella viene evidenziato il tipo di dispositivo fornito ed i ponticelli gia eseguiti in fase di collaudo.

Le memorie sono indirizzate dalle linee di indirizzo BADO - BADIO ed i dati sono inviati sul bus-dati interno DO - D7.

In tal modo un dispositivo esterno alla scheda (per esempio CPU o DMA) puo' lessere le memorie allo stesso modo della CPU locale (dopo ovviamente avere abilitato il bus-dati verso l'esterno).

#### 3.4 Controllo delle ROM (ROM CONTROL)

La sezione A del decoder T74LS139 (Q38) e' utilizzata per selezionare, tramite i ponticelli (9 – 10), la partizione di indirizzi di ROM di 4k o la partizione di 8k.

La scheda CLZ80/NC viene fornita con la partizione 4k e tuttavia possibile cambiare partizione nel caso l'utente voslia inserire altra memoria EPROM.

L'indirizzo del segmento selezionato e' fissato dal selettore di memoria descritto in seguito.

#### 3.5 RAM

La scheda CLZ80/NC e' fornita di RAM dinamiche ,8 chip di 4Kx1 bit ciascuno, con ciclo di rinfresco senerato dalla CPU Z80 locale.

I dispositivi RAM M4027 (Q20-Q27) hanno sli indirizzi multiplexati dai sesnali MAO - MAS (MAO per dispositivi a 16k) provenienti dal controllo di RAM.

Queste linee forniscono due indirizzi alle RAM per osni operazione di lettura o scrittura memoria; un indirizzo per le rishe ed un indirizzo per le colonne di osni sinsola memoria RAM.

La memor $\overline{\text{LZZZIONE}}$  dell'indirizzo di risa e di colonna e' ottenuto dasli ingressi  $\overline{\text{RAS}}$  e  $\overline{\text{CAS}}$ . Questi segnali sono generati dal circuito temporizzatore di RAM.

Gli ingressi di dati delle RAM sono connessi al bus-dati interno DO - D7.

I dati in uscita MOO - MO7 sono potenziati dai driver a tre stati T74LS367 (Q19 e Q28) ed inviati sul bus-dati interno.

Tali driver sono abilitati dal segnale LETRA (lettura RAM) generato dal temporizzatore di RAM.

La scrittura in RAM e' fatta tramite il segnale WRM.

#### 3.6 Temporizzatore di RAM (RAM TIMING)

In un sistema Z80 un accesso alla memoria e' segnalato da un uscita  $\overline{\text{MREQ}}$  e dai segnali  $\overline{\text{RD}}$  o  $\overline{\text{WR}}$ .

Utilizzando RAM dinamiche la CPUZ80 fornisce anche sli indirizzi di rinfresco su A0 - A6 ed un segnale di controllo  $\overline{\text{RFSH}}$  che deve essere usato per abilitare solo sli indirizzi di risa della RAM (via  $\overline{\text{RAS}}$ ).

La parte inferiore del circuito temporizzatore formata da Q33 senera il sesnale RAS condizionato da PAGRA (Pasine di RAM) proveniente dal circuito selezione di memoria.

Dopo un ritardo dovuto al tempo di propasazione di T74L04 (Q36), T74LS00 (Q35) e due T74L04 (Q36) il sesnale  $\overline{\text{SELAD}}$  senerato e' inviato al circuito di controllo della RAM per commutare sli indirizzi da Rishe a Colonne sulle uscite MAO - MA6 (7). Dopo un ulteriore ritardo , per dar modo ai 'multiplexer' (Q37, Q47) di commutare ed asli indirizzi di RAM di essere acquisiti ( tempo di set-up), viene senerato il sesnale  $\overline{\text{TCAS}}$ .

Il segnale ICAS passa poi attraverso il multiplexer T74LS157 (Q37) arrivando ulteriormente ritardato alle RAM con il nome di segnale CAS.

Se e' richiesto solo il ciclo di <u>ingresso de</u>lle RAM allora il dispositivo 'NOR' T74LS02 (Q33) con in ingresso BMREQ e BRFSH genera il segnale in ingresso al dispositivo successivo (pin 2) il quale genera RAS.

I segnali SELAD e CAS sono tuttavia inibiti dal segnale BRFSH, attivo basso, applicato all'ingresso (pin 1) del dispositivo 'NAND' T74LS00 (Q35).

Per lessere i dati in uscita della RAM viene senerato dal T74LS00 (Q35) Pin 8 il sesnale LETRA.

Tale segnale e' derivato da  $\overline{\text{ERD}}$  e da FAGRA ma inibito dalla presenza di PROM SEL.

La rasione di questo e' che PROM SEL viene senerato dal circuito di controllo inizializzazione quando la PROM (Q48) di Reset invia i dati in uscita e tali dati non devono interferire con i dati di RAM.

La RAM e la PROM di Reset hanno lo stesso spazio indirizzi (0000-0002) così che il segnale di Reset che azzera il T74LS74 (Q4) genera PROM SEL (attivo alto) e commuta il flusso di dati attivi dalla RAM alla PROM di Reset. Si noti che l'impulso derivato dal tasto di Reset e' breve per non perdere il contenuto delle memorie RAM.

Fer finite il segnale di scrittura  $\overline{\mathsf{WRM}}$  generato dal circuito temporizzatore e' opportunamente ritardato per dar modo a dispositivi CPU o DMA esterni di scrivere nella RAM interna.

In questo caso i dati non saranno presenti sul bus-dati interno fintantoche' il decoder T74LS156 (Q12) non avra' attivato il segnale  $\overline{\text{DBIN}}$  che permette il trasferimento dei dati da BD0 – BD7 in D0 – D7. Di conseguenza per superare il ritardo di decodifica ed assicurare ai dati in ingresso alla RAM un sufficiente tempo di 'set-up' il segnale  $\overline{\text{BWR}}$  e' ritardato dal condensatore di 1000 pF (C8) posto all'uscita del dispositivo T74LS04 (Q36) pin 10.

Questo ritardo non ha effetto sul ciclo di scrittura della CPU interna ma ci sara' sempre un adesuato marsine di tempo con la CPU Z8O operante a 2,5 MHz.

#### 3.7 Controllo di RAM (RAM CONTROL)

I due multiplexer T74LS157 (Q37, Q47) commutano opportunamente (come visto in precedenza) le linee desli indirizzi BADO - BAD13 per l'indirizzamento delle Rishe e delle Colonne della memoria RAM.

I ponticelli da 39 a 44 selezionano le linee di indirizzi corretti per le RAM da 4k o 16k in accordo con la tabella 4 dello schema elettrico pas.2.

#### 3.8 Selezione di memoria (Memora Select)

La partizione base dello spazio desli indirizzi (64k per la CPU-Z80) e' fatta del decoder TZ4LS139 (Q43) e dai ponticelli (11 - 26) associati nel modo indicato dalle tabelle 2,3,5 e 6.

Le due uscite PAGRA (Fasina di RAM) e PAGRO (Pasine di ROM) abilitano la memoria RAM in scrittura o lettura e la memoria ROM in lettura. Nel Nanocomputer la memoria EPROM o ROM e' allocata nella parte alta desli indirizzi ovvero tra 62k e 64k e la memoria RAM e' allocata nella parte bassa desli indirizzi tra 0 e 4k.

NB: Nel caso si effettui l'espansione della RAM a 16k il monitor NC-Z ad osni inizializzazione (comando di RESET) esesue il test funzionale sempre solo delle celle di memoria riservate al monitor (85) da OFAE a FFFF. Sia per la memoria EPROM o ROM che RAM n o n e' possibile avere un'allocazione diversa da quella prevista poiche' il software del monitor NC-Z prevede degli indirizzamenti solo in tale zona. L'utente puo', tuttavia, volere allocazioni di memoria diverse in qual caso non puo' utilizzare il monitor NC-Z.

Di seguito viene data una descrizione di tale possibilita'.

#### 3.9 Selezione periferiche (Device Select) passal la SER al a MAR al

La CFU-Z80 indirizza fino a 256 porte di Ingresso/Uscita (decodifica di BDAO - 7) attivando i segnali  $\overline{\text{IORQ}}$  (invece che MREQ) e  $\overline{\text{RD}}$  oppure  $\overline{\text{WR}}_{\star}$ 

Questo significa che le porte di Ingresso/Uscita possono avere gli stessi indirizzi delle equivalenti locazioni di memoria (dove invece, il segnale MREQ e' attivo).

Sulla scheda CLZ80/NC e' fornita una decodifica parziale delle porte di Ingresso/Uscita.

I sesnali  $\overline{1000}$  ÷  $\overline{1003}$  e  $\overline{10E0}$  ÷  $\overline{10E3}$ , ottenuti dal decoder T74LS138 (Q53), rappresentano la decodifica delle linee di indirizzi BAD2 – BAD7 fornendo segnali attivi per sli indirizzi di periferica di pasina 0 nel campo da 0 a 31 come mostra la seguente tabella:

INDIRIZZO DI	SEGNALE	INDIRIZZO DI	SEGNALE
PERIFERICA	ATTIVO	PERIFERICA	ATTIVO
0-3	T000	16-19	TOEO
4-7	T001	20-23	
8-11	TOQZ	24-27	IOE1
12-15	1003	28-31	<u>IOE3</u>

NOTA: Nel Nanocomputer NBZ80 non e' possibile selezionare una pasina diversa dalla pasina O poiche' in tal caso la tastiera-display non sarebbe piu' indirizzata dal software monitor NC-Z.

L'utente tuttavia , utilizzando un proprio software, potrebbe avere questa esigenza pertanto per mezzo di ponticelli in accordo con la tabella 7 e' possibile cambiare la pagina decodificata di 32 in 32 indirizzi.

La composizione interna delle pasine rimane comunque invariata.

I segnali  $\overline{1000}$   $\div$   $\overline{1003}$  forniti dal T74LS139 (Q38) sono la decodifica di BADO , BAD1 abilitati da  $\overline{B10RQ}$  che in tal modo sono attivi solo nelle operazioni di I/O, ma non di memoria.

Questi segnali sono cosi decodificati , se EIORQ e' attivo:

SEGNALE ATTIVO
ĪOUO
TOU1
TOU2
IOU3

Ovviamente osni sinsolo indirizzo di periferica puo' essere decodificato da un semplice 'NOR' dispositivo a due ingressi:

Alcuni indirizzi tuttavia sono sia' assesnati ai dispositivi PIO-Z80 interni ed a una porta d'insresso speciale 'Flas In' come mostra la sesuente tabella: Indirizzi in esadecimale

	IOUü	IOU1	<u>10U2</u>	<u>1.003</u>
0000	00	01	02	FLAG IN
001	PIO Data A	FIO Data B	PIO Cont. A	PIO Cont. B
002	PIO Data C	FIO Data D	FIO Cont. C	PIO Cont. D
:003	OC TOTAL	OD	0E	OF
OE: 0	10	1.1	12	13
OE 1	1.4	1.5	16	17
OE2	18	19	1A	16
:OE3	1.C	1D	1E	T IE

Esempio: Per ottenere la decodifica dell'indirizzo 1A



## 3.10 Ingresso di FLAG (FLAG Input)

Una caratterística particolare del prosetto NBZ80 e quella di poter lessere lo stato delle linee di ' Ready ' dei PIO.

Le linee Ready dei PIO sono:

 Ses	nale PIO	Segnale NBZ80	Segnale NEZ80
PIO (Q	2) ARDY	FLPA	*****
PIO (Q:	RD 3) ARDY	FLPB FLPC	CRDY
	ERDY	FLPD	DRDY

L' indirizzo di I/O O3H (H=Hexadecimal) e' decodificato dal dispositivo  $\frac{'OR'}{T74LS32}$  (Q16, pin 3) (foslio 2) e quindi in OR con il segnale  $\overline{BRD}$  senera  $\overline{LETF}$  (Lettura Flas).

Questo segnale e'applicato al driver a tre stati T74LS367 (Q28) e (Q19), (foslio 1) per poter inviare i segnali di 'flag' sul bus-dati durante il ciclo di lettura.

Flas	Bit del bus-dati
FLPA	D0
FLPB	D1
FLPC (CF	RDY) D2
FLPD (CF	RDY) D3
***************************************	

#### 3.11 Forte d'Ingresso/Uscita (I/O) A-B-C-D

I due PIO-Z80 della scheda CLZ80/NC forniscono 32 linee di Ingresso/Uscita. Cli indirizzi di ingresso dei PIO per la selezione della porta A o B (PIO Q2) oppure C o D (PIO Q3) arrivano direttamente dal bus indirizzi BADO-BAD1; l'abilitazione del dispositivo  $\overline{\text{CE}}$  e' data direttamente da  $\overline{\text{IOQ1}}$  e  $\overline{\text{IOQ2}}$  mentre per gli indirizzi da O4H a OBH si veda il paragrafo 3.9.

I dati di Ingresso/Uscita sono disponibili per il PIO (Q2) sul connettore J6 mentre per PIO (Q3) su J7.

Nel sistema Nanocomputer il FIO (Q2)/J6 e connesso alla tastiera .

La tastiera prevede, al suo interno, i seguenti collegamenti:

ato a:	olles	C	ale	Sedna
J6-5	AS 1.	IC	PA5	J6-21
J66	AS 2	IC	PA6	J619
J67	(D)	F()	PA7	J6-17
J6-3	(D)	T	PA4	J6-23

3.12 Interruzione (Interrust)

L'ingresso IEI (Ingresso di abilitazione alle interruzioni) del PIO (Q2) e' collegato a +5V; cosi facendo il suddetto dispositivo acquista la priorita' piu' elevata all'interno della catena delle interruzioni ('daisy chain'). IEO1 rappresenta l'uscita della catena delle interruzioni del primo dispositivo PIO (Q2).

I due sesnali di uscita IEO1 e IEO2 sono combinati, mediante il dispositivo T74LSO8 (Q15), per formare una sinsola uscita IEO.

Le uscite  $\overline{\text{INTAB}}$  del FIO (Q2) e  $\overline{\text{INTCD}}$  del PIO (Q3) sono combinate, dai T7417 (Q32), per attivare la linea  $\overline{\text{BINT}}$ .

#### 3.13 Controllo resistratori a cassetta (CASSETTE CONTROL)

L'accensione e lo speshimento del motore nei resistratori a cassette audio collesati viene controllato dai driver T7416 (Q8). I seshali  $\overline{\rm ICAS}$  provensono dal PIO (Q2)porta A tramite la tastiera inserita nel connettore J6.

PIO	(Q2)	Segna	l.e	Cassette
PΑ		ICAS		CA10N
PA	6	ICAS	2	CAZON

Tuttavia solo CA10N e' usato dal Nanocomputer.

Quando CA10N e' basso il motore e' fermo.

#### 3.14 Generatore di clock (CLOCK AND BAUD GENERATOR)

Il dispositivo oscillatore F4702 (Q34) senera il clock principale della scheda, sesnale  $\hat{\mathbf{Q}}_{r}$  con frequenza di 2.4576 MHz.

Le uscite divise sono:

SICK - clock dell'interfaccia seriale di f=9.6kHz per 600 baud selezionati dai ponticelli 45 e 51. Viene usato dal Nanocomputer per senerare un segnale audio di 4.8KHz.

FCU - Segnale utilizzato dal convertitore DC-DC (versione CLZ80) con f= 307KHz.

Il multiplexer T74LS157 (Q44), solo minimamente utilizzato su CLZ80/NC, e' usato per selezionare la velocita' di ricetrasmissione seriale (baud rate) fra 110 - 9600 baud e 600 baud per l'uscita audio quando la scheda e' trasformata nel microcomputer CLZ80.

3.15 Interfaccia seriale.

Si hanno tre tipi di interfaccia seriale:

- RS232
- . anello di corrente a 20mA
- · TTL

Queste interfaccie sono fornite dai circuiti T74LS14 (Q11), T74LS04 (Q9) e T74LS00 (Q10) per l'ingresso (ricezione); da T74LS04 (Q31,Q9), T74LS32 (Q13), T7416 (Q8) e BSX 36 (Q7) per l'uscita (trasmissione).

I ponticelli servono per scesliere l'interfaccia standard in accordo con la

tabella 8 dello schema elettrico pas. 2.

Un altra interfaccia e' data per le cassette audio.

Il segnale di uscita (UM1) di 4.8 KHz e' generato dal T74LS74 (Q17) dividendo per due il segnale SICK.

Tale segnale combinato con il segnale di trasmissione TXD e regolato in ampiezza dal potenziometro R54 rappresenta il segnale di trasmissione dati UM1 per cassette audio.

L'ampiezza nominale di UMI e' 200 mV p.p. su un'impedenza di 100 ohm (R10).

L'ingresso audio e' rappresentato dal circuito "OUTPUT RECORDER RECTIFIER" che e' un rivelatore di picco ad onda piena utilizzante due amplificatori operazionali L147 (Q5).

L'impedenza di ingresso e'circa 20 Kohm richiedendo un segnale d'ingresso di  $300-400~\mathrm{mV}_{\odot}$ 

Il segnale di dato ricevuto INM, in uscita dagli amplificatori (Q5), tramite il dispositivo 'Schmitt-trigger, T74LS14 (Q11) va al selettore dati T74LS00 (Q10).

Il segnale MAG che commuta il sistema da Ingresso/Uscita seriale a Cassette audio arriva dalla tastiera su  $J_6-1$ . Segnale  $\overline{MAG}$  (basso)=Cassette audio.

### 3.16 Controllo di inizializzazione (INITIALIZATION CONTROL)

Al fine di fare eseguire alla CPU-Z80 un istruzione di salto all'indirizzo d'ingresso del programma NC-Z quando il tasto di RESET e' premuto, e' stato memorizzato nella PROM 6331 (Q48) il codice operativo C302FC (FC02=indirizzo di partenza).

Nota: Tale inizializzazione si e' resa necessaria avendo allocato il monitor nella parte alta desli indirizzi. Quando il segnale RESETe' attivo lo 'shift-register' a due sta<u>di formato dal T74LS74 (Q4) e' azzerato e la FROM (Q48) e' abilitata (segnale FROMSEL basso).</u>

Il contenuto delle locazioni 0, 1 e 2 di (Q48) e' letto dalla CPU sul bus-dati in tre successive operazioni di acquisizione codice operativo (3 cicli M1) esesuendo di consesuenza un salto al programma NC-Z.

Dopo che tre cicli di M1 sono avvenuti, lo zero presente sul pin 2 di (Q4) si sara' spostato lungo lo `shift register' sino all'uscita pin 9 e la PROM (Q48) verra' disattivata (segnale PROMSEL alto).

## 4 - CONNETTORI, CAVI e PONTICELLI della scheda CLZ80/NC

#### 4.1 CONNETTORI

La scheda CLZ80/NC Nanocomputer ha 6 connettori multipin come mostrato nello

I due connettori in basso J1 e J2 sono a standard Europeo con due rishe di pin (a e c) ciascuna di 32 pin. Questi connettori sono utilizzati per l'interfaccia samma-BUS e l'alimentazione.


Sulla scheda in alto sono presenti 4 connettori e' precisamente:

J3 - Ingresso/Uscita cassette audio con relativi segnali di controllo.

U5 - Interfaccia per terminale seriale.

U6 - Ingresso/Uscita PIO (Q2) con segnali di controllo del sistema. La tastiera- display e' connessa a guesto connettore:

U7 - Indresso/Uscita PTO (Q3) con segnali di controllo del sistema Nell'utilizzo della scheda per esperimenti NEZ80 i segnali del connettore U7 sono connessi, tramite cavo piatto, al connettore U4 della scheda NEZ80.




Fis.4.1 - Connettori della scheda


Per ciascun connettore sono disponibili all'utente dei kit completi di connettori femmina e relativi pin da montare nelle versioni seguenti:


	CONNETTORE	KIT	DESCRIZIONE
	J1, J2	C2Z80 C3Z80 C4Z80	due connettori Tipo Wire-Wras PCB femmina
2000	J3, J5 J6, J7	C1Z80	Set di connettori femmina ser J3 - J7 con 120 sin da montare.


Di seguito vengono presentati i segnali disponibili su tutti i connettori della scheda .

#### Connettore:











5-3458






#### 4.2 CAVI

Alcuni cavi sono disponibili per la connessione della scheda CLZ80/NC a periferiche.


W15Z80 - Cavo per connettere i sesnali del PIO (porte C e D) della CLZ80/NC (JZ) al connettore (J4) del NEZ80.

W10Z80 - Cavo per connettere un resistratore a cassette. RCZ80 al connettore (J3) della CLZ80/NC.




Fis.4.G - Schema di connessione W10Z80.

Il cavo di connessione per interfaccia R9232C standard EIA non e' disponibile, tuttavia lo schema di connessione e' il seguente:




Fis.4.J - Schema di connessione RS232 standard

Il cavo di collesamento della CLZ80/NC (J5) con un terminale (TTY) ad anello di corrente 20mA deve avere la seguente connessione:



Il cavo di collesamento della CLZ80/NC (J5) verso una linea a livelli TTL ha la seguente connessione:



Fis.4.L - Schema di connessione interfaccia TTL



#### 4.3 PONTICELLI salaral no nos (db)-28/08513 elleb parmackellos ibinyes El

La scheda CLZ80/NC puo' essere adattata mediante ponticelli per:
1) - Memoria RAM (\*) - tipo 4K (M4027S) o 16k (M4116) .
- indirizzo nel ranse 0000 - FFFF (Hex).

- Memoria EPROM/ROM (\*) tipo 1k (M2708) o 2k (M2716/M2316E) .
- (\*) Si veda il paragrafo 3.8.
- / Comunicazioni seriali standard tipo:
  - RS232C
  - Anello di corrente 20mA
    - TTL
- 3) Generazione di blocchi di 32 indirizzi di I/O nel range: (\*\*).

(\*\*) Si veda il paragrafo 3.9 .

Uno schema della scheda CLZ80/NC che mostri la posizione dei ponticelli si trova alla fine di questo manuale tecnico.

I ponticelli possono essere fatti semplicemente con una soccia di stasno nel punto indicato dal numero del ponticello, tosliendo pero' i ponticelli vecchi che non interessano la modifica.

#### Memoria EPROM/ROM

Le memorie EPROM/ROM utilizzate sulla CL280/NC sono le 1K M2708 oppure le 2K M2316E,od altre indicate nella tabella, sia per i programmi NC-Z che NE-Z. I ponticelli per queste EPROM/ROM sono mostrati nella tabella 1

TABELLA 1

EPROM/ROM UTILIZZATO	PONTICELLI
2708	1-3-6
6381	2 - 4 - 7
2716-1(2)	68 - 5 - 8
2716	1 - 5 - 8
2316E	1 - 5 - 8

### Indirizzamento di memoria EPROM/ROM

Gli indirizzamenti possibili per le memorie EPROM/ROM 4 x M2708 = 4K oppure 4 x M2316 = 8K ad altri tipi sono mostrati nelle tabelle 2 e 3 con i relativi ponticelli.

TABELLA 2

PARTIZ EPRO		JEPHOLES	PONT	ICELLI	Id
	M/ROM	9 26	9 25	9 24	9 23
P	30 15	ØK 4K	4K 8K	8K 12K	12K 16K
N T I	30 16	16K 20K	20K 24K	24K 28K	28K 32K
C E L	30 17	32K w 36K	36K 40K	40K 44K	44K 48K
Ļ	30 18	48K 52K	52K 56K	56K 60K	60K 64K

#### TABELLA 3

PARTIZION EPROM	٧E		PON	TICELLI	
8K PROM/R	OM	15	16	17	18
INIZIO-FIN	IE	10	10	10	10
POZ	27	<u>ØK</u>	16K	32K	48K
	30	8K	24K	40K	56K
CELLI	28	8K	24K	40K	56K
	29	16K	32K	48K	64K

#### Memoria RAM

Le memorie RAM utilizzate nella CLZ80/NC sono le 4K M4027S, tuttavia possono essere sostituite delle 16K M4116 modificando i ponticelli come indicato nella tabella 4.

#### TABELLA 4 STATE DE LES

RAI UTILIZ		PONTICELLI	FORMATO
D I S	4027	39 - 40 - 41	4K x 8
S S ITIVO	4116	42 - 43 - 44	16K x 8

#### Indirizzamento di memoria

Oli indirizzamenti possibili per le memorie RAM da 4K o da 16K sono indicati nelle tabelle 5 e 6 con i relativi ponticelli.

#### TABELLA 5

PARTIZ			PONT	TICELLI	m
4K-RAM INIZIO/FINE		. 22	. 21	20	19
PO	11	<u>ØK</u> 4K	4 <u>K</u> 8K	8K 12K	12K 16K
N T	12	16K 20K	20K 24K	24K 28K	28K 32K
C E L	13	32K 36K	36K 40K	40K 44K	44K 48K
L	14	48K 52K	52K 56K	56K 60K	60K 64K

#### TABELLA 6

PARTIZIONE		PONT	ICELLI	
16K-RAM	31	31	31	31
	11	12	13	14
INIZIO/FINE	ØK	16K	32K	48k
	16K	32K	48K	64k

#### Indirizzamento Ingresso/Uscita (I/O)

La scheda puo' senerare indirizzi di I/O parzialmente decodificati in blocchi di 32 indirizzi.

Ciascun blocco puo' essere selezionato mediante ponticelli come indicato nella tabella 7.

#### TABELLA 7

	INDIRIZZO INIZIALE		PONTICELLI				
PAGIN		36-37	34-38	36-66	35-38		
POZ	32	ø	32	64	96		
C ELLI	33	128	160	192	224		

#### Ingresso/Uscita seriale TABELLA 8

Il tipo di interfaccia seriale standard Puo' essere selezionato mediante Ponticelli come indicato nella tabella 8. ... igita orini gradina do solujest all

INTERFACCIA SERIALE	LINEA DI TRASMISSIONE TIPO					
ASCII	TTY	RS232	TTL			
PONTICELLI	65 54 58	60 54 59	53 58			
INGRES.SERIALE	RXTTY	RXRS	RXTTL			
RITORNO	RRXTTY	GND	GND			
USCITA SERIALE	TXTTY	TXRS	TXTTL			
RITORNO	RTXTTY	GND	GND			

La velocita' di trasmissione seriale puo' essere selezionata via software scrivendo in una determinata locazione di memoria come indicato nella sesuente tabella:

Baud	rate	OFAE	0FAF					
	( <b>*</b> )	9A	00	( <b>x</b> )	Valore	presettato	1 2	seguito
300	ristant li	35	01			mando RESE		10 to 11 to 12
110	mariant s	55	03		614	199 1701	em	


Il segnale audio generato dal 'Baud rate generator' F4702 (Q34) e' fissato dai ponticelli 45 e 51 all'ingresso del multiplexer T74LS157 (Q44) ad una frequenza di 9.6 KHz per il sesnale SICK ed ad una frequenza di 4.8 KHz per il segnale audio di uscita..

### 5. SPECIFICHE DEI SEGNALI della scheda CLZ80/NC WISITER DEI SEGNALI della scheda CLZ80/NC

Il seguente caritolo identifica ogni connessione esterna della scheda CLZ80/NC del Nanocomputer NBZ80, definisce tutti i segnali presenti sui connettori della scheda, da le caratteristiche elettriche e le regole di interconnessione.

#### 5.1 Interfaccia Gamma - BUS ( Y - BUS)

I segnali d'interfaccia gamma — BUS sono disponibili sui connettori J1 e J2.



Questo bus d'interfaccia e' stato prosettato per fornire caratteristiche ottimali di rumore e di velocita' nonche' ampia adattabilita' nel caso di espandibilita' del sistema a microcomputer.

Molti pin dei connettori J1 e J2 sono collegati a massa per schermare i segnali del bus quando tale bus e' esteso su una "mother board" (scheda base di un cestello con connettori per piu' schede). Ogni segnale in tal modo, viene ad essere schermato da due linee di massa.

Le tabelle seguenti mostrano la connessione dei pin con i nomi dei segnali, il tipo (Ingresso o Uscita) e la categoria.

Connettore J1

	Riga 'a'		101 4529		Risa '	c'	
PIN	SEGNALE	I/U	CAT	FIN	SEGNALE	I/U	CAT
1	+50	U	1440	1.	+5V	IJ	
2	GND	••••		2	EAD3	I/U	1.
3	GND			- 3	BAD0	I/U	1
4	GND			4	EAD4	I/U	1.
5	GND			5	BAD5	I/U	1
6	GND			6	BAD2	I/U	1.
7	GND			7	BAD1	I/U	1
8	GND			8	<b>EFCU</b>	I/U	3
9	GND	***		9	N.C.		
10	GND	****		1.0	N.C.	***	
11	GND	****		11	BRESH	IJ	1
1.2	GND	****		1.2	EAD10	I/U	1
13	IEI	I	5 (x)	13	IEO	U	5
1.4	DEX	I	5 ( <b>x</b> )	1.4	DEO	Ü	5 (×
15	GND		•••	15	BM1	Ü	1
1.6	+12V	IJ		1.6	+12V	Ü	
17	GND			17	BO	Ü	3
1.8	GND			18	EHALT	ŭ	3
19	GND			19	N.C.		
20	GND	••••		20	BBUSAK	U	3
21	GND			21	TOU3	Ü	5
22	GND	-		22	TOU2	Ü	5
23	GND			23	TOU1	Ü	5
24	GND			24	TOUO	U	5
25	GND			25	BD2	I/U	2
26	GND	-		26	ED1	I/U	2
27	GND	-		27	BD0	I/U	2
28	GND	-		28	BRESET	I	4
29	GND			29	BD3	I/U	2
30	GND			30	BD4		2
31	GND			31	BD5	I/U	
32	0.0	U		32	0.0	I/U U	2

Connettore J2

Ris	la 'a'				1	Risa 'c'			
PIN	SEGNALE	I/U	CAT.	ин	PIN	SEGNALE	I/U	CAT.	
1	+50	I	110		1	+5V	ı		***
2	GND	777	-		2				
3	-12V	I	****		3	-12V	I	dist.	
4	-5V	I			4	-50	Ĭ	GA-	
5	GND	****			5	TOQ3	ū	04.5	
6	GND				6	TOEO	- Ü	0.5	
7	GND				7	BAD13	I/U	0.1	
8	GND				8	IOE1	- U	5	
9	GND				9	TOEZ	ŭ	5	
1.0	GND				10	ED7	- I/U	2	
1.1	GND				11	TOE3	U	5	
12	GND				12	ED6	I/U	2	
13	GND				13	BRD	I/U	1.	
1.4	GND				14	BWR	I/U	1	
1.5	GND				15	N.C.		CIMD	
1.6	+12V	I	***		16	+12V	u x v	****	
17	GND				17	BAD15	- I/U	011	
18	GND		AR		18	BAD14	I/U	1	
19	GND				19	BAD12	TZU	041	
20	GND				20			042	
21	GND				21.	BIORQ	U	0/1	
22	GND				22	EMREQ	U	01	
23	GND				23	ENMI	- I	4	
24	GND				24	BINT	- I	4	
25	GND				25	BBUSRQ	I	4	
26	GND				26	BWAIT	Ī	4	
.27	GND				27	BAD11	I/U	1	
28	GND				28	BAD9	I/U	1	
29	GND				29	BAD7	I/U	ovi	
30	GND				30	BAD6	I/U	1	
31	GND				31	BAD8	I/U		
32	0.0	I			32	0.0	UI		

Nota: GND = Segnale di massa/schermo.

<sup>0.</sup>V = massa o comune dell'alimentatore.

<sup>(\*)</sup> I segnali IEI,DEI e DEO sono connessi permanentemente a +5V sulla scheda CLZ80/NC.

N.C. = Nessuna connessione.

5.1.1 Descrizione segnali dell'interfaccia gamma-BUS.

Osni sesnale indicato con una barra (es.  $\overline{\text{ENMI}}$ ) e' attivo basso, tutti sli altri sono attivi alti.

Per ulteriori informazioni sui sesnali lesati al microprocessore Z80-CPU si veda il Manuale Tecnico dello Z80 CPU.

- BADO 15

  Bus desli indirizzi; indressi-uscite.

  16 linee pilotate da circuiti 'buffer a 3-stati' i quali possono essere solo disabilitati dal segnale BUSAK (riconoscimento BUS) denerato dalla CPU locale. Gli Indressi di indirizzo esterni possono essere applicati solamente dopo una risposta di segnali BUSRQ (richiesta di BUS) e BUSAK. Le linee BADO-7 possono essere usate per l'indirizzan to di periferiche (256 max) in alternativa alla decodifica parziale IOE, IOQ e IOU. Le linee BADO-6 inoltre, portano ali indirizzi di rinfresco delle memorie dinamiche quando il segnale BRESH e' attivo.
- BDO 7 Bus dei dati; ingressi-uscite. 8 linee con circuiti bidirezionali 'buffer a 3-stati' abilitati dai segnali DBOUT e DBIN. Su queste linee e' concentrato tutto il traffico dei dati relativo al sistema.
- EMI Ciclo Primo di macchina; uscita. Linea pilotata da un circuito 'buffer a 3-stati' che puo' essere disabilitato solo dal segnale BUSAK attivo ed indica il ciclo di aquisizione del codice operativo dalla memoria per lo Z80-CFU.
- Richiesta di memoria; uscita.

  Linea pilotata da un circuito 'buffer a 3-stati' che puo' essere disabilitata solo dal segnale BUSAK attivo ed indica una richiesta di accesso alla memoria per un operazione di lettura o scrittura. Quando BMREQ e' attivo le linee BADO-15 portano un indirizzo valido per la memoria.
- Richiesta di Ingresso-Uscita; uscita.

  Linea pilotata da un circuito 'buffer a 3-stati' che puo' essere disabilitata solo dal segnale BUSAK attivo ed indica una richiesta di accesso alla periferica per un operazione di scrittura o lettura.

  Quando BIORQ e' attivo le linee BADO-7 portano l'indirizzo valido della periferica e IOE, IOQ, IOU portano un indirizzo valido parzialmente decodificato per una porta I/O (periferica).
- Lettura dati; uscita.

  Linea pilotata da un circuito 'buffer a 3-stati' che e' solo disabilitata dal segnale BUSAK attivo ed indica che la memoria o la porta I/O dovra' inviare dati sul bus-dati affinche' la CFU locale possa leggerli.
- Scrittura dati; uscita.

  Linea pilotata da un circuito 'buffer a 3-stati' che e' solo disabilitata dal segnale BUSAK attivo ed indica che il bus dei dati fornira' i dati che la CPU locale scrivera' in memoria o sulla periferica. Tuttavia per questo segnale c'e' un piccolo problema di temporizzazione, BWR diventa attivo circa 60ns prima che i dati sul

bus dei dati siano validi. Si veda la temporizzazione nel parasrafo 5.1.4.

REFSH Rinfresco ; uscita.
Linea pilotata da un c<u>ircui</u>to 'buffer a 3-stati' che e' solo disabilitata dal segnale BUSAK attivo. Indica che sulle linee BADO-6 (BADZ = 1) e' presente un indirizzo di rinfresco valido per le RAM dinamiche. Durante il ciclo di rinfresco anche il segnale EMREQ e' attivo.

BHALT Alt ; uscita. Linea pilotata da un circuito 'buffer'. Diventa attiva dopo che la CPU locale ha eseguito una istruzione di HALT software.

GWAIT Attesa ; ingresso. Segnale d'ingresso diretto alla CFU (ingresso WAIT) con una resistenza di 910 ohm verso +5V.

BINT Interruzione ; ingresso. Segnale d'ingresso diretto alla CFU (ingresso INT) con una resistenza di 910 ohm verso +5V.

EMNI Interruzione non mascherabile ; ingresso.

Segnale d'ingresso diretto alla CPU (ingresso NMI) con una resistenza di 910 ohm verso +5V.

BRESET Azzeramento ; ingresso.
Segnale di azzeramento della scheda CLZ80/NC che azzera la CPU:ingresso Reset, ed attiva il circuito di controllo inizializzazione per un salto all'indirizzo iniziale (entry point) del programma NC-Z

BBUSRQ Richiesta bus ; ingresso.

Segnale d'ingresso diretto alla CPU (ingresso BUSRQ) con una resistenza di 910 ohm verso +5V.

Riconoscimento bus ; uscita.

Linea pilotata <u>da un</u> circuito '<u>buffer</u>' proveniente direttamente dalla CPU uscita BUSAK. Il segnale <u>BUSAK</u> disabilita i 'buffer a 3-stati' di BADO-15, <u>BMREQ</u>, <u>BIORQ</u>, <u>BRD</u>, <u>BM1</u> e <u>BRFSH</u> cosiche' un circuito esterno puo' accedere alla memoria od alla porta I/O della scheda.

Clock ; uscita . Linea pilotata da un circuito ' buffer'. Frequenza del clock 2,4576

BFCU Clock / 8 ; uscita.

Linea pilotata da un circuito 'buffer'. Rappresenta il clock di
comando del convertitore DC-DC (non presente sulla scheda CLZ80/NC
con frequenza di 307KHz.

| TOEO ÷ 3 | Decodifica periferiche ; uscita. | Linee di indirizzo BADO-7 decodificate che forniscono blocchi di 32 Indirizzi di I/O quando vensono usate con  $\overline{1000} - 3$ .

- 1000-3 Decodifica periferiche ; uscite. Linee di indirizzo decodificate e temporizzate da  $\overline{\text{BIORQ}}$  ; usate con  $\overline{1000-3}$  o  $\overline{10E0-3}$  per senerare sli indirizzi di periferiche.
- Abilitazione interruzione; ingresso.
  Ingresso del PIO (Q2) pin IEI connesso internamente a +5V. In tal
  modo viene data alla porta A del PIO (Q2) la priorita' piu' alta
  nella catena di priorita'delle interruzioni.
- Abilitazione interruzione; uscita.
  Uscita derivata dal PIO (Q2) e (Q3) usata per estendere la catena di proprieta' delle interruzioni.
- DET , DEO Abilitazione bus.

  Questi segnali sono usati solo in sistemi piu' grandi per formare una catena di priorita' delle richieste di bus. Sulla scheda CLZ80/NC sono connessi a +5V.

## 5.1.2. Caratteristiche elettriche del samma-BUS

Come e' mostrato nelle tabelle precedenti a ciascun segnale del gamma-BUS e' stata assegnata una categoria che corrisponde alle caratteristiche elettriche .

La sesuente tabella riporta i valori di corrente di pilotassio e di carico per osni catesoria.

Cat.	Descrizione	Car di us	rico scita	Cari d'insr		`3o-s	stato'	Unita
······································		GIOl	GIoh	GIi1		GIzol	GIzoh	
1	BUS indirizzi	()	.)	(2	?)			***************************************
······································	T74LS367 driver	23	-2.6	-0*8	0.2	-0.02	0.02	mA
2	BUS dati driver	(3	)	(4	)			
	bidir.T74LS367	23.5	-2.6	-0.42	0.06	***	Arrestes	mA
3	Uscite con buffer TZ4LS367		-2.6				***	mA
4	Ingressi res. 910 ohm vs +5V		***	-4.6			****	mA
5	Uscite decoder T74LS138/139	7,5	-0.4	-0.36		***************************************	****	mΑ

Note: GIol = Corrente assorbita dall'uscita nello stato basso. GIoh = Corrente fornita dall'uscita nello stato alto. GIzol , GIzoh = Corrente fornita o assorbita dall'uscita disabilitata nel '3o-stato'. IIL = Corrente fornita da un ingresso con applicata una tensione di stato basso. IIH = Corrente assorbita da un ingresso con applicata una tensione di stato alto. I valori di corrente sono massimi.

- (1) <u>BUSAK</u> non attivo
- (3) Dati in uscita (4) Dati in ingresso (2) BUSAK attivo
- Significa corrente in uscita dal pin.
- + Significa corrente in ingresso dal pin.

## I livelli di tensione per tutti i segnali del gamma- BUS sono:

Uscita	livello livello			
Indresso	livello	alto	>	2.0V
	livello	basso	<	0.8V

#### Descrizione delle categorie:

Cat.1 Rasgruppa il bus-Indirizzi ed alcuni segnali di controllo.

Uscita attiva (quando BUSAK non e' attivo): queste linee uscenti dai
'buffer' T74LS367 forniscono una corrente di pilotassio leggermente
ridotta, come mostra la tabella, dovendo pilotare anche dei circuiti
interni.

Ingresso attivo (quando BUSAK, e' attivo): queste linee pilotano dall'esterno le linee di indirizzo delle ROM, RAM e decoder nonche' i decoder di selezione periferiche. BADO-1 pilotano anche i due PIO (Q1) e (Q2). Il carico corrispondente e' mostrato in tabella.

- cat.2 Il bus-Dati.

  Queste linee bidirezionali presentano come carico in ingresso, nella condizione di ingresso attivo, la corrente di ingresso di un T74LS367 piu'la corrente di 'leakage' di uscita del corrispondente tenuto nel '3o-stato'. Nella condizione di uscita attiva la pilotabilita' e' mostrata dalla tabella.
- cat.3 Uscite dei 'driver ' T74LS367 che forniscono la piena pilotabilita' Queste linee sono sempre attive.
- cat.4 Ingressi da usarsi in OR-cablato con 910 ohm di resistenza verso +5V gia' presente sulla scheda CLZ80/NC. I dispositivi pilotanti tali linee devono essere a collettore aperto.
- cat.5 Uscite dirette, non rotenziate, dai decoder T74LS138 e 139 che rossessono una minor rilotabilita'.


Nell'uso dei segnali del gamma-BUS i valori di corrente di carico o di rilotaggio ed i livelli logici di tensione devono essere rispettati per un corretto funzionamento.

### 5.1.3.- Resole di interconnessione per i sesnali samma-BUS

In questo paragrafo vengono date le lunghezze massime raccomandate per le connessioni fra circuiti pilotanti e riceventi nell'estensione del gamma-EUS al fine di rendere minime le riflessioni ed i disturbi accoppiati sulle linee di connessione.

I modi di collesamento sono i seguenti:


Collegamenti con linee in aria ad unico ritorno di massa (GND).



Fis.5.A - Schema di estensione Y=BUS con linee in aria.

E' il caso di collesamenti fatti sulla basetta per esperimenti della scheda NEZ80. Il segnale B $\phi$  (clock) deve sempre essere schermato (modo 2) per un sicuro funzionamento.

Collesamenti con linee "twistate" (doppino segnale-massa)




Fis.5.B - Schema di estensione Y-BUS con linee 'twist'.

La massa del doppino in arrivo deve essere connessa alla massa del circuito ricevente.

Il numero massimo dei riceventi collesabili e' funzione delle caratteristiche elettriche.


#### 3) Collesamenti con linee terminate.



Fis.5.C - Schema di estensione Y-BUS con linee terminate

La terminazione deve essere posta sul ricevente più' lontano. Il doppino puo' anche collegare i vari riceventi a polisonale.

#### 4) Collesamenti a OR-cablato




Fis.5.D - Schema di connessione in OR-cablato

Nota: Per lunshezze di interconnessione massiori riferirsi al modo 2.

#### 5.1.4- Temporizzazioni dei segnali gamma-BUS.

Le temporizzazioni dei sesnali del samma-BUS non sono usuali alle temporizzazioni della CPU Z80 per la presenza dei circuiti di pilotassio (buffer) e decoder.

Temporizzazione relativa al ciclo del prelievo del codice operativo.



Fis.5.E - Temporizzazione per il prelievo del codice operativo

Il contenuto del Program Counter e' inviato sul bus-indirizzi BAD0-15 all'inizio del ciclo T1.

Mezzo ciclo Piu' tardi il segnale  $\overline{\text{BMREQ}}$  viene attivato indicando una richiesta di memoria.


Quasi contemporaneamente il segnale  $\overline{\text{BRD}}$  viene attivato per indicare alla memoria di porre i propri dati sul bus-dati BDO-7 .

<u>La CPU lesse i dati alla fine di T2-inizio di T3 ed immediatamente disattiva BMREQ e BRD.</u>

Durante T1/T2 il segnale  $\overline{BM1}$  e' attivo per indicare che e' in corso una acquisizione di codice operativo.

Durante T3/T4 la CPU provvede ad inviare l'indirizzo di rinfresco alle memorie dinamiche attivando il segnale  $\overline{\mathsf{BRFSH}}$  e nuovamente  $\overline{\mathsf{BMREQ}}$ .

Temporizzazione per i cicli di lettura e scrittura memoria



Fis.5.F - Temporizzazione per la lettura e scrittura in memoria.

Gli indirizzi di memoria sono inviati sul bus-indirizzi BADO-15 all'inizio del ciclo di lettura o scrittura in memoria.

Per il ciclo di lettura i segnali BMREQ e BRD sono attivati entrambi a meta' del ciclo T1 ed i dati sono letti dalla CFU a meta' del ciclo T3.

Per il ciclo di scrittura il segnale  $\overline{BMREQ}$  viene attivato a meta' del ciclo T1 di scrittura mentre  $\overline{BWR}$  diventa attivo a meta' di T2.

Il ritardo del decoder TZ4LS156 (Q12) che attiva  $\overline{\text{DBOUT}}$  fa si che il dato da scrivere e' valido dopo che  $\overline{\text{BWR}}$  e' diventato attivo. Fer queste rasione osni memoria connessa al samma-BUS deve ritardare di 100-200 ns il sesnale  $\overline{\text{BWR}}$  prima di utilizzarlo come comando di scrittura dati.

Temporizzazione relativa al ciclo di lettura/scrittura di una periferica.




Fig.5.G - Temporizzazione per la lettura e scrittura da periferica

L'indirizzo della periferica e' posto sul bus-indirizzi BADO-7 all'inizio del ciclo T1.


Per un ciclo di lettura o scrittura i segnali  $\overline{\text{BIORQ}}, \overline{\text{BRD}}$  e  $\overline{\text{BWR}}$  vengono attivati all'inzio di T2.

I dati in uscita dalla CPU saranno presenti sul bus-dati, per essere scritti, durante tutto il tempo che i segnali  $\overline{\text{BTORQ}}$  e  $\overline{\text{BWR}}$  rimarranno attivi.

Mentre nella lettura i dati in ingresso saranno presenti sul bus-dati solo a meta' del ciclo T3.

Si noti che la massior differenza rispetto ai rispettivi cicli di memoria e'  $\frac{1}{\text{inserimento}}$  automatico di uno stato di attesa non causato da un segnale  $\frac{1}{\text{EWAIT}}$ ; indichiamo questo speciale stato di attesa con  $\frac{1}{\text{TW}}$ .

Temporizzazione per la richiesta e riconoscimento di interruzione mascherabile.




Fis.5.H - Temporizzazione per la richiesta e ricon. interruzione mascher.

Il sesnale di interruzione  $\overline{\text{BINT}}$  e' campionato dalla CPU con il fronte positivo dell'ultimo ciclo di clock alla fine dell'esecuzione di osni istruzione. Quando la richiesta di interruzione e' accettata la CPU senera uno speciale ciclo M1, durante il quale  $\overline{\text{BIORQ}}$  diventa attivo (al posto del sesnale  $\overline{\text{BMREQ}}$ ). Il PIO che ha senerato l'interruzione risponde inviando in uscita, sulle linee del bus-dati BDO-7, il vettore d'interruzione che verra' letto dalla CPU all'inizio del ciclo T3 (modo 2).

Due cicli di attesa TW\* vensono inseriti in modo automatico per permettere alla circuiteria ad anello delle priorita' di identificare la periferica interrompente.

Temporizzazione per la richiesta ed il riconoscimento del BUS.



Fis.5.J - Temporizzazione per la richiesta e ricon. Y-BUS.

La richiesta del BUS puo' essere fatta in qualsiasi momento attivando il segnale BBUSRQ.

Il segnale BBUSRQ in ingresso alla CPU e' campionato alla fine di ogni ciclo Margena prima dell'ultimo stato T.


(l segnale <u>BUSAK</u> diventa attivo con il fronte di salita dell'ultimo stato in presenza di <u>BBUSAQ</u> attivo.

I circuiti 'driver' del bus saranno forzati nello stato di alta impedenza ('3o-stato') alla fine del corrente ciclo M e rimarranno in tale stato (finche' BEUSRQ e' attivo:

Si noti che le memorie dinamiche RAM non sono rinfrescate dalla CPU locale durante tutta la fase di riconoscimento del bus,  $\overline{\text{BBUSRQ}}$  attivo; pertanto questa funzione deve essere fatta dall'unita' esterna che ha fatto richiesta del BUS.

### 5.2. Interfaccia PIO (Ingresso/Uscita parallela)

I segnali di interfaccia PIO sono disponibili sui connettori J6 e J7



Fis.5.K - Disposizione connettori superiori

Le tabelle seguenti riportano la connessione dei pin con i nomi dei segnali, l'identita'(ingresso/uscita) e la categoria derivata dalle specifiche elettriche.

## Connettore J6

PIN	SEGNALE	I/U	CAT	FIN	SEGNALE	I/U	CAT
1	MAG	I	1	2	- GND		
3	TXD	I	1	4	BRESET	Υ	4
5	ICAS 1	I.	2	6	ICAS 2	I	2
7	RXD	U	3	8	***		
9	-12V	U		1.0	GND		****
1.1.	+50	U		12	GND	***	
13	+12V	U		1.4	GND	****	
15	BREAK	I	4	16	GND		
17	PA7	I/U	5	18	PBZ	I/U	5
19	PA6	I/U	5	20	PB6	I/U	5
21	. PA5	I/U	5	22	PB5	I/U	5
23	FA4	I/U	5	24	PB4	I/U	5
25	PA3	I/U	5	26	PB3	I/U	5
27	FA2	I/U	5	28	PB2	I/U	5
29	PA1	I/U	5	30	PB1	I/U	5
31	FA0	I/U	5	32	PB0	I/U	5
33	STPA (ASTB)	I	5	34	GND		
35	STPB (BSTB)	I	5	36	GND		***
37	FLPA (ARDY)	U	5A	38	GND	••••	
39	FLPB (BRDY)	U	5A	40	GND	-	

before the the sent of the start of the come of the best of the

023 spylin a takent tree NF HO of early in 1220 (the No. 1270 to the Lee

#### Connettore J7

PIN	SEGNALE	I/U	CAT	PIN	SEGNALE	I/U	CAT
1	MAG	I	1	2	GND	·····-	***
3	TXD	I	1	4	BRESET	I	4
5	ICAS 1	I	2	6	ICAS 2	Ī	2
7	RXD	U	3	8			A
9	-12V	U		1.0	GND	***	
1.1.	+5V	U	-	12	GND	-	
13	+12V	U		1.4	GND	-	-
15	BREAK	I	4	16	GND		
17	PC7	I/U	5	18	PD7	I/U	5
19	PC6	I/U	5	20	PD6	I/U	5
21	PC5	I/U	5	22	PD5	I/U	5
23	FC4	I/U	5	24	PD4	I/U	5
25	PC3	I/U	5	26	PD3	I/U	5
27	PC2	I/U	- 5	28	PD2	I/U	5
29	PC1	I/U	5	30	PD1	I/U	5
31 _	PC0	I/U	5	32	PD0	I/U	5
	TPC (CSTB)	I	5	34	GND		
	TFD (DSTE)	I	5	36	GND		
37 F	LPC (CRDY)	IJ	5A	38	GND	•	****
39 F	LFD (DRDY)	U	5A	40	GND		222

Note: 1) I seguenti segnali sono connessi internamente alla tastiera-displag:

PA4 -> TxD

PA5 -> ICAS1

PA6 -> ICAS2

PAZ <- RxD

2) Al fine di limitare i disturbi accoppiati e' consisliabile utilizzare doppini schermati per i segnali di sincronizzazione FLPA/B/C/D e STPA/B/C/D collegando il filo di schermo ai corrispondenti pin di massa.

## 5.2.1 Descrizione sesnali dell'interfaccia PIO

Osni sesnale indicato con una barra (es.  $\overline{\text{STPA}}$ ) e' attivo basso, tutti sli altri sono attivi alti.

Per ulteriori informazioni sui segnali del PIO-Z80 si veda il Manuale Tecnico del PIO-Z80.

FA0--7

F80-7 Linee di Ingresso/Uscita

16 linee dell'interfaccia parallela provenienti direttamente dal PIO (Q2) porta A (indirizzo 04 H) e porta B (indirizzo 05 H). Parte delle linee della porta A sono utilizzate dalla Tastiera-dispaly.

PC0-7

FD0-7 Linee di Ingresso/Uscita

16 linee dell'interfaccia parallela proveniente direttamente dal PIO (Q3) porta C (indirizzo 08 H), porta D (indirizzo 09 H). Queste linee sono a disposizione direttamente dell'utente sul connettore J7.

STFA, B

STPC.D Impulso di 'Strobe' (sincronismo), ingresso

Rappresentano i segnali di sincronismo provenienti dalle unita' periferiche, uno per ogni porta.

FLPAyB

FLFC,D Impulso di Pronto, uscita.

Rappresentano il segnale di dato pronto.

RXD Ricezione Dati, ingresso seriale.

I dati provenienti dalle unita' esterne (Terminale o cassette audio) vensono letti tramite la porta A bit 7 (il collegamento PAZ-RXD e'

Presente sulla tastiera).

CXT Trasmissione Dati, uscita seriale .

I dati in uscita del PIO porta A bit 4 ( il collesamento PA4-TXD e' presente sulla tastiera) vensono inviati in uscita alla periferica

con il tipo di interfaccia scelta.

MAG Selezione resistratore, ingresso.

Questo segnale deriva dal selettore CASS/TTY

posto sulla tastiera e commuta i dati in ingresso (RXD) ed in uscita (TXD) dal terminale seriale (U5) al registratore a cassetta (U3). Con

MAG inattivo (alto) e' selezionato il terminale seriale.

ICAS1,2 Controllo registratore a cassetta, ingresso.

Segnali in uscita dal PIO (PAS.PA6) per il comando partenza/arresto dei registratori. Nel Nanocomputer solo ICASI e' controllato dal programma S/W residente. La connessione uscita PIO – ingresso ICAS e'

fatta sulla tastiera.

BREAK

Interruzione non mascherabile, ingresso. Ingresso per generare una interruzione non mascherabile. L'impulso

d'ingresso occorrente e' di 80-400 nS. In ingresso e' presente una

resistenza di 33ohm verso +5V

BRESET Reset della scheda, ingresso.

Reset generale di tutti i registri della CPU. La memoria RAM non viene

azzerata.

In ingresso e' presente una resistenza di 910 ohm verso +5V.

#### 5.2.2 Caratteristiche elettriche dell'interfaccia PIO.


ATTENZIONE: Gli ingressi/uscite PA,B,C,D (0-7), FLPA,B,C,D e STPA,B,C,D collegati ai connettori J6 e J7 sono ingressi/uscite MOS.

Occorre evitare che cariche elettrostatiche possano danneggiare i circuiti MOS. I dispositivi PTO Z80 posseggono, ai loro ingressi/uscite, circuiti di protezione per le cariche elettrostatiche tuttavia l'utente deve prendere le usuali precauzioni nel collegarsi a circuiti MOS.

La seguente tabella riporta i valori di corrente di carico ed i livelli di tensione (di soglia), per ogni categoria.

CAT	DE	SCRIZIONE :	TENSIONE COGLI CVII		USC	IG DI ITA IAI	CARIC D'INGR EmA	ESSO .
			3.77	ИН	IOL.	TOH	III.	TTH
	1.	Ingressi LS (3)	<0.8	>2.0		***************************************		0.02
	2	Ingressi TTL	<0.8	>2.0	***	***	-1.6	0.09
	3	Uscite LS		>2.7	8.0	-0.9		(1) (1) (1) (1) (1) (1) (1) (1) (1) (1)
	4	Ingressi resist.						**************************************
		BREAK (33 n)(1)	<0.8	>2.0		***	-150	
		BRESET (910 n)	<0.8	>2.0		***	-5.4	
	5	FIO Ingressi	<0.8	>2.0	***		-0.01	0.01
		Uscite (2)	<0.4	>2.4	2.0	-0.25	1000	***
	5A	PIO-Uscite FLP	<0.4	>2.4	1.6	-0.23	······································	

Note: (1) Questo ingresso dovra' essere usato come segue:



Questo circuito produce l'impulso richiesto di (80-400 ns) per il NMT

(2) La porta B di ciascun componente PIO puo' inoltre pilotare direttamente un transistor Darlington avendo la seguente caratteristica

#### IOH max= -1.5 mA con VOH= 1.5V

Le uscite FLP rimansono tuttavia, in categoria 5A.

(3) Ingresso  $\overline{\text{MAG}}$  e' tre volte il carico LS (IIL= - 2.2 mA, IIH= 0.06 mA)

#### Descrizione delle categorie:

- cat 1 Ingressi di 'gates' T74LS sulla scheda.
- cat 2 Ingressi di 'gates' T74 sulla scheda.
- cat 3 Uscite di 'sates' T74LS sulla scheda.
- cat 4 Insressi con resistenza verso +5V.

  Per la linea BREAK si veda la nota precedente. Se e' richiesto un insresso diretto di BREAK si dovra' utilizzare la linea BNMI del samma-BUS. Tale linea avendo la stessa funzione puo' essere pilotata da un 'sate' a collettore aperto con un inpulso di 80-400 ns.
- cat 5 Linee di ingresso/uscita dei PIO. Per ulteriori informazioni si veda il Manuale Tecnico o 'Data Sheet' del PIO Z80.
- cat 5A Uscite FLP dei dispositivi PIO con minor pilotabilita' dovendo sia' pilotare sulla scheda un circuito T74LS367.

#### 5.2.3. Resole di interconnessione.

Per ciascun Ingresso/Uscita (I/O) la lunghezza di connessione massima consentita e' di 30cm. Per lunghezza di interconnessioni maggiori si raccomanda di inserire su ciascuna linea un circuito 'driver' tipo T74LS365 o T74LS367 posto vicino al connettore PIO.

Nel caso di utilizzo di linee I/O bidirezionali possono essere usati i circuiti "driver tranceiver" tipo T74LS245 avendo cura di abilitarli opportunamente .

## 5.2.4. Temporizzazioni

Per le temporizzazioni dei segnali PIO si veda il Manuale Tecnico PIO Z80.

# 5.3. Interfaccia unita' magnetica

La scheda CLZ80/NC fornisce un interfaccia per cassette audio al fine di registrare dati o programmi ed in seguito ricaricare detti programmi o dati nella memoria RAM del Nanocomputer.

I sesnali d'interfaccia audio sono disponibili sul connettore J3.

La tabella seguente riporta la connessione dei pin con i nomi dei segnali e l'identita' (Ingresso/Uscita)

#### Connettore J3

1	IM1	T	2	****	
3	GND		4	GND	65 <u>-</u> E
5	UM1	IJ	6	****	
7	CAION	U	8	CAZON	U

#### 5.3.1. Descrizione segnali

IM1 Insresso resistratore Sesnale di insresso proveniente dal resistratore a livelli analosici di tensione

UM1 Uscita resistratore
Sesnale di uscita per il resistratore a cassette.

CA10N Uscite controllo resistratore CA20N

Segnali di comando partenza/arresto dei registratori a cassette. Segnale basso= motore fermo. Sulla scheda CLZ80/NC solo CA10N e' utilizzato.

## 5.3.2. Caratteristiche elettriche interfaccia cassette.

SEGNALE	DESCRIZIONE	SPECIFICHE
IM1	Ingresso da registr. capacitivo	-800mVpp <im1< 22kohm<="" 2vpp="" in="" td=""></im1<>
UM1	Uscita per registr.	UM1 = 200 mV⊱⊱ su 100ohm
CA10N CA20N	Uscita di driver a open collector'T7416	VOL. <0.4V IOL = 16mA VOL <0.7V IOL = 40mA VOH <12 V

I segnali dell'interfaccia cassette possono essere interfacciati con qualsiasi registratore che accetti i valori d'ingresso descritti e fornisce in uscita i segnali richiesti.

I dati seriali sono inviati al registratore come impulsi audio nel seguente modo:

TXD - '1' losico (alto) = Silenzio '0' losico (basso)= Tono a 4.8 KHZ

#### 5.3.3 Formato di resistrazione

I dati seriali vensono senerati dal software NC-Z con le sesuenti caratteristiche:

- 1) Osni byte di memoria in esadecimale viene codificato in due caratteri ASCII.
- 2) I dati vensono resistrati come caratteri ASCII in blocchi con il sesuente formato:

#### CRLF:NNIIIIXXDDDD.....DDCC

CRLF= Carriase Return/Line Feed.(ritorno carrello/incr.linea):
= Due punti
NN = Numero di bytes del blocco (10H)
IIII= Indirizzo del primo byte di dati DD
XX= Due caratteri zero
DD..DD = Dati, 32 caratteri (16 bytes)
CC = Checksum.


3) - Ciascun blocco di dati viene registrato in 'record' come segue:

100	NIII	BL OCCO	CDIE	100 NULL
4. 17.17	11121	いたいいいいい	: LINE ;	TOO MOLL

Partenza del record = "NULL CRLF"
Fine del record = "CRLF NULL"

Sono assenti caratteri di sincronismo e codici di controllo del dispositivo di registrazione.

4) - I caratteri sono in formato ASCII con un bit di start, due bit di store parita' zero.



La velocita' di ricetrasmissione e' di 600 baud ed e' determinata dal contenuto di una locazione di memoria (si veda il paras.4.3).

#### 5.4 Interfaccia seriale

L'interfaccia seriale fornita sul connettore J5 puo' essere usata per:

- RS 232C

- Anello di corrente 20mA

- TTL

Questi livelli di comunicazione sono selezionati da ponticelli presenti sulla scheda ,si veda la tavola 8 del paragrafo 4.3. La scheda inizialmente viene fornita per l'uso ad anello di corrente 20mA. La velocita' di trasmissione e' generata via software (si veda il paragr. 4.3)

#### Connettore J5.

FIN	SEGNALE	I/U	FIN	SEGNALE	I/U
1			2	TXRS	U
3	RTXTTY	I	4		
5	TXTTY	U	6		
7			8		
9	SICK	U	1.0	GND	
1. 1.	GND	****	12	+5V	-11
13	GND	····	1.4	RRXTTY 0	T (142)
1.5	TXTTL	U	1.6	RXTTL	T
17			18	RXTTY-RXRS	r

#### 5.4.1 Descrizione segnali

#### TXTTY

RTXTTY Anello di TRASMISSIONE tipo TTY (20mA); Uscita e ritorno. La coppia rappresenta la trasmissione attiva ad anello di corrente di 20mA.

#### RXTTY

RRXTTY Anello di RICEZIONE tipo TTY(20mA); Ingresso e ritorno La coppia rappresenta la ricezione ad anello di corrente.

TXRS TRASMISSIONE tipo RS232C; Uscita.

Trasmissione dati in modo RS232C con livelli di tensione di +/- 12V.

RXRS RICEZIONE tipo RS232C; Insresso. Ricezione dati in modo RS232C con livelli di tensione minimi di +/- 3V TXTTL...

RXTTL TRASMISSIONE E RICEZIONE tipo TTL.
Trasmissione e ricezione dati a livelli TTL.

SICK Uscita Generatore di Baud Frequenza di 9600Hz in uscita. Tale frequenza divisa per due e' utilizzata come segnale '1' (audio) nella registrazione su cassette.

- 5.4.2 Caratteristiche elettriche dell'interfaccia seriale.
  - 1) I sesnali dell'interfaccia RS232C, conformi alle norme standard EIA, hanno le sesuenti caratteristiche:

Insresso: livello '0' : > 3V livello '1' : < -3V

Uscita: livello '0' : 12V livello '1': -12V

- 2) L'interfaccia ad anello di corrente fornisce in uscita una corrente di 20mA necessaria a pilotare un interfaccia standard tipo TTY.
- 3) Le specifiche dell'interfaccia TTL sono:

	TENSIONE DI SOGLIA C V J	CARICO DI USCITA E mA l		CARICO DI INGRESSO E mA I	
		XOL.	IOH	IIL	IIH
USCITA LS 32	VOL <0.5 VOH >2.7	6	0.34		
INGRESSO LS 14 (*)	VIL <0.8 VIH >1.6	***		< -0.4	<0.02

#### (\*) Circuito 'SCHMITT Trisser'.

Il segnale d'ingresso RXTTL e' protetto dalle riflessioni di linea mediante un circuito formato da una capacita' di  $0.1 \mathrm{uF}$  e da due diodi che limitano l'escursione del segnale d'ingresso a  $-0.5 < \mathrm{VIN} < 5.5 \mathrm{V}$ .

SICK e' un segnale a livelli TTL di frequenza 9.6 KHz con le seguenti caratteristiche:

Jscita SICK	VOL. < 0.5V	IOL = 7.2 mA
LS04	VOH > 2.7V	IOH = -0.36  mA

La caricabilita' e' inferiore a quella nominale del sate LSO4 poiche' l'uscita SICK deve pilotare sulla scheda il flip-flop T74LS74 (Q17) ingresso di clock. 6. TASTIERA - DISPLAY NKZ80 Descrizione circuitale.

t

Lo schema circuitale (ENKZ8001) della tastiera e' allegato al manuale.

La tastiera - display viene connessa, mediante un cavo piatto, agli ingressi/uscite del PIO (Q2) della scheda CLZ80/NC via il connettore J6.

I segnali della porta B del PIO ( PB1-PB7) sono usati per la scansione delle lampadine LED e dei display a 7-segmenti pilotati dal driver integrato BGY16 (Q1).

I sesnali PB1 - PB4 sono usati come dati d'ingresso al 'FF latch/decoder 'HCF4514 (Q4), mentre il segnale PB0 e' utilizzato per caricare i dati nel FF latch ed opportunamente ritardato e' usato per inibire le uscite del decoder (Q4).

In un altra fase di scansione selettiva i segnali PB1 - PB7 sono usati per selezionare le righe della tastiera.

La chiusura di un tasto I1 - I28 viene rilevata dalle linee PAO - PA3. I rimanenti bit della porta A del PIO PA4 - PA7 che arrivano alla tastiera vensono rimandati, tramite connessione alla scheda CLZ80/NC come sesue:

PA4 a TXD Uscite dati trasmissione seriale PA5 a ICAS1 Controllo motore Cassetta 1 (CA10N)

PA6 a ICAS2 Controllo motore Cassetta 2 (non usato)

PA7 a RXD Ingresso dati ricezione seriale

L' interrutore SW e' usato per forzare a massa la linea  $\overline{\text{MAG}}$  che seleziona; sulla scheda CLZ80/NC la comunicazione seriale verso un terminale (collegato a J5) o verso un resistratore audio collegato a J3.

I tasti <u>BREAK</u> (I29) e <u>RESET</u> (I30) collegati al condensatore da 47nF (C3) e alla resistenza 220 Kohm (R17) sono usati per produrre sulle linee in uscita <u>BREAK</u> e <u>RESET</u> un impulso di break (NMI) o di reset rispettivamente.

#### 6.1 Display e tasti

La tastiera-display NKZ80 comprende :

- 8 disit esadecimali per visualizzare sli indirizzi (4 disit a sinistra) ed i dati (4 disit a destra).
- 14 lampadine LED per indicare:
  - 1) quale registro di CPU, locazione di memoria o porta I/O e' visualizzata.
  - 2) la condizione di breakpoint, di registro alternato o di errore.
- 16 tasti esadecimali (O F)
- 5 tasti per funzioni di ingresso e visualizzazione (->)(<-) (2ND), (ARS)
- 4 tasti con funzioni di controllo programma (SS), (GO), (BREAK), (RESET).

- 3 tasti per funzioni di ingresso (LA), (ST), (INC).
- 2 tasti per attivare il caricamento (load) o la lettura (dump) dei dati su/da un terminale seriale sia esso stampante , lettore di nastro o resistratore a cassette . (LD), (DP).
- 1 tasto per attivare la funzione di breakpoint (BRK).
- 1 deviatore per selezionare il registratore a cassette od il terminale; (TTY <-> CASS).

THERET CONTROL OF CONTROL OF CONTROL OF THE PARTY OF THE PARTY.

#### 7. SCHEDA PER ESPERIMENTI NEZ80 - Descrizione circuitale

Lo schema circuitale (EEU01501) della scheda NEZ80 e' allesato al manuale .

Tutti i sesnali del samma-BUS presenti sui connettori J1 e J2 sono collesati asli zoccoli di 40 pin, tipo porta integrati, A e B. Sullo zoccolo A sono presenti anche i sesnali del PIO porte C e D. Sullo zoccolo C sono disponibili le uscite di alimentazione , le uscite dei sesnali losici (SWO -7), le uscite dei monostabili (PO,  $\overrightarrow{PO}$ , e P1,  $\overrightarrow{F1}$ ) e gli ingressi delle lampadine LED di visualizzazione (LMO - LM7).

II LED +5V sesnala la presenza dell'alimentazione principale +5V.

I commutatori bistabili SWO – SW7 hanno logica antirimbalzo ottenuta con 'flig-flog set-reset' T74LS279 (Q3, Q4, Q5). Gli impulsi PO e F1 sono ottenuti con la stessa logica, la durata non e' fissa poiche' e' determinata manualmente dall'utente. Anche gli impulsi invertiti  $\overline{\text{FO}}$  e  $\overline{\text{F1}}$  sono generati tramite il T74LS368 (Q2).

Gli indicatori LED LMO – 7 sono pilotati dai T74LS368 (Q1, Q2). Quando sli insressi LMO – LM7 sono liberi (nessuna connessione presente) sli insressi dei 'sate' sono tenuti a 'O' losico mediante una resistenza (R1 – R8) da 33 Kohm connessa a -12V.

Il sesnale  $\overline{\text{EWR}}$  del samma-BUS e' ritardato di 400 ns dalla rete formata da (R38), (R39), (C1) e dal sate T74LS368 (Q2) . Il sesnale ritardato e' chiamato  $\overline{\text{DBWR}}$ .

Sulla scheda NEZ80 inoltre, e' disponibile come opzione l'espansione del samma – BUS (vedi schema EEU01501 foglio 2).
Tale opzione prevede il montaggio da parte dell'utente dei connettori J1' e J2' per il samma – BUS, del connettore J5 e del condensatore cf2 per l'alimentazione +5V aggiuntiva. I componenti in opzione possono essere ordinati separatamente

#### 7.1 Uso della basetta per esperimenti

con il kit K4Z80.

La basetta permette di inserire componenti e fili di collesamento senza saldatura.

Ciascun foro e' collesato internamente al foro adiacente secondo la disposizione indicata sullo schema elettrico EEU01501.

La distanza fra i fori e' tale da permettere l'inserzione di circuiti integrati 'dual-in-line' da 8, 14, 16, 18, 20, 24, 28 o 40 pin.

La filatura dei componenti sulla basetta e' fatta con spezzoni di filo isolato. L'uso del kit di fili K1Z80 e' consigliato.

Gli zoccoli A, B e C non sono forniti di doppio zoccolo per ridurne l'usura; tuttavia e' disponibile un kit di zoccoli K3Z80 di sostituzione.

resources in our III result though a kinded




Foto 7.1 - Esempio di basetta filata

#### 7.2 - Descrizione sesnali utente

I segnali del gamma-BUS e del PIO a disposizione dell'utente sugli zoccoli A e B sono stati gia' descritti nei relativi paragrafi 5.1.1 e 5.2.1. E' tuttavia necessario tenere presente la seguente conversione nominativa dei segnali :

CLZ80/NC	NEZ80	
BAD0 - BAD15	BA0 - BA15	
FL.F.C	CRDY	
STPC	CSTB	
FLPD 407190	DRDY	
STPD	DSTB	
IEO 1914 I	IEO IEO	

I segnali a disposizione sullo zoccolo C sono:

SWO - SW7 Segnali utente; uscite.

Segnali a livelli logici TTL gestiti dall'utente mediante i commutatori SWO - SW7 montati sulla scheda NEZ8O.

- LMG LM7 Lampadine di visualizzazione; ingressi.
  Ingressi a livelli logici TTL dei "driver" lampadine LED
  disposizione dell'utente.
  Un livello logico '1' in ingresso significa lampadina access
- F0 , P1 Segnali impulsivi ; uscite.

  Impulsi di uscita a livelli logici TTL, senerati dall'utente tramite i pulsanti P0 e P1 posti sulla scheda NEZ80.

  Pulsante premuto uguale a impulso in uscita positivo (livello'1').

  Pulsante rilasciato uscita a livello '0'.
- FO , F1 Segnali impulsivi negati ; uscita. Impulsi di uscita come i precedenti ma invertiti. Pulsante premuto uguale a impulso in uscita a livello 'O'. Pulsante rilasciato uscita a livello '1'.

4/-5V 4/-12V Alimentazioni; uscite.

CND Uscite di alimentazione a disposizione dell'utente per alimentaria i circuiti montati sulla basetta per esperimenti.

### 7.3 Caratteristiche elettriche segnali utente.

Di sesuito viene riportata una tabella riassuntiva delle caratteristiche elettriche dei sesnali utente presenti susli zoccoli A/B e C.

		CO DI	CARI	CO DI RESSO
	TOL.	IOH	IIL	T.TH
BAO - 15 BM1,BIORQ,BRD		(1) -2.6	(2) -0.8	
EMREQ, BRFSN BWR	(1) 23	(1) -2,6	(2) -0.8	(2) 0.2
BD0 - 7			(4) -0.42	
BHALT, BBUSAK B <b>∮</b>	23	-2.6		***************************************
BRESET,BBUSRQ BWAIT,BINT,BNMI			(5) -4.6	*** *** ******************************
1E0,10U0-3 10E0-3,10Q3	7.5	-0.4	-0.36	
PD0-7 PC0-7 (6)	2	-0.25	-0.01	-0.01
CRDY,DRDY CSTB,DSTB		-0.23	-0.01	-0.01
SW0-7		-0.4	***************************************	***************
F0,F1	24			*** *** *** *** ***
F0,F1	7.6	-0.35		
LM0-7			-0.4	0.06

Alimentazioni: (corrente disponibile sugli zoccoli A, B, C con aliment. NPZ80).

	Imax EmAl
+5V	500
+12V	100
-12V	1.00

Note:

- (1) BUSAK non attivo
- (2) BUSAK attivo
- (3) Dati in uscita
- (4) Dati in ingresso
- (5) Ingressi con resistenza 910 ohm da pilotare con dispositivi a collettore aperto nel collegamento in OR-cablato.
- (6) Le uscite PCO-7 possono ciascuna pilotare direttamente un transistore Darlinston avendo la sesuente caratteristica :

IOH min. -1.5 mA con VOH = 1.5V

I livelli di tensione per tutti i sesnali, a condizione di carico massimo previsto, sono :

Uscite	VOL	<	0.50
	VOH		2.4V
Indressi	VIL.	<	0.87
	VIH	>	2.0V

- 8. Monitor (NC-Z) e programma per esperimenti (NE-Z)
- Il Nanocomputer NBZ80 include un potente monitor capace di:
  - sestire tastiera e display
  - accedere alla memoria ed ai resistri
  - eseguire programmi passo-passo
  - autodiagnosticare RAM e display
  - eseguire operazioni di LOAD e DUMP

Molte delle routine usate sono disponibili all'utente e possono essere chiamate dai programmi utente.

La 'Design Note' DN 314 descrivente le subroutine utilizzabili dall'utente viene allegata al presente manuale.


La 'Design Note' DN 340 descrivente le routine desli esperimenti e' allegata al manuale.

### 8.1 Programma di prova della memoria RAM.

Un programma di test incluso nel monitor e' usato per provare i chip di RAM da 4k montati sulla scheda CLZ80/NC.

Una prova parziale dell'area di RAM, fra OFAB e FFFF (Hex), usata dal monitor NC-Z viene esesuita automaticamente osni volta che il tasto (RESET) e' premuto. Se qualche bit della memoria e' difettoso la lampadina ERR si accendera' contemporanemente ad uno o piu' disit del display.

Il display mostrera' una figura di 8 nella locazione corrispondente alla posizione sulla scheda della RAM difettosa come mostrato nella figura:



Fis.8.A - Esempio di individuazione chip di RAM difettoso.

Nota: Nella condizione di chip difettoso, oltre alla lampadina ERR e al disit

acceso anche altre lampadine e segmenti del display si accenderanno.


Una prova dell'area di RAM fra 0000 ed OFAA (Hex) puo' essere eseguita facendo eseguire al Nanocomputer un programma di prova contenuto nel NC-Z su EPROM. L'indirizzo iniziale (entry point) di tale routine di prova e' FADC (Hex). Le operazioni da compiere per eseguire la prova sono le seguenti:

Passo .	Comando	Ind.lum. selezion.	Commento
1.	(RESET)	PC	Inizializ. sistema e prova della parte alta della RAM
2	(FADC)	PC	Scrittura indir. iniziale programma
3	(GO)	= <u>L</u>	Partenza programma di prova.

Il display si spesnera' per qualche secondo durante la prova. Se nessuna locazione di RAM risulta difettosa il display visualizzera':



ma se una locazione di memoria risulta difettosa il display visualizzera':



LLLL = Indirizzo della locazione di memoria difettosa

XX = Dato scritto nella locazione

YY = Dato letto della locazione

Se piu' locazioni di RAM sono difettose, esse possono essere trovate in sequenza premendo un qualsiasi tasto della tastiera (eccetto (BREAK) e (RESET)) procedendo nella prova.

8.2 - Programma di prova della tastiera ,display e lampadine LED.

Il software NC-Z, residente su EPROM, contiene anche un programma di prova della tastiera, dei display e dei LED.

Osni sesmento dei display a 7-sesmenti, osni LED ed osni tasto (eccetto BREAK e RESET) puo' essere controllato da un programma il cui indirizzo iniziale e' FB43 (Hex).

Per esesuire la prova, la sesuenza delle operazioni e' la sesuente:

Passo	Comando	Indic. lum. selez.	Commento
1	(RESET)	PC	Inizializ. sistema.
2	(FB43)	F'C	Scrittura indir.iniz.routine
3	(GO)	The street of the street of	Partenza programma di prova

Tutti i sesmenti dei display e tutte le lampadine LED si accenderanno. Di sesuito osni tasto che verra' premuto, accendera' un solo sesmento per disit e due lampadine LED secondo la tabella sesuente.

1 a		Qualsiasi tasto della riga	Led dell'indicatore acceso	Sesmento acceso
-1-1	в при водел	· · · · · · · · · · · · · · · · · · ·	BRK, IR	а
g		2	IY, ARS	4
	<b>−</b> i	3	ERRYIX	f
		4	SF'+HL	е
	c .	5	PC DE	d
d	1	6	BC, MEM	C:
5-1492	-'	7	AF,I/O	ъ

Se i dati della tabella sono verificati la prova ha avuto esito positivo. La prova viene terminata premendo il tasto (RESET).


#### 8.3 Programmi per esperimenti NE-Z.

La SGS-ATES design Note 340 allegata al manuale descrive i programmi per esperimenti NE-Z residenti su due dispositivi EPROM (M2708) o ROM (M2316E) con 2K bytes di programma.

I programmi NE-Z sono usati durante lo studio del "Nanobook-Z80 Interfaccie "vol.3".

#### 8.4 Disposizione EPROM/ROM di sistema.

La disposizione fisica delle EPROM o ROM del monitor (NC-Z) e del programma per esperimenti (NE-Z) e' la seguente:



Fis. 8.B - Disposizione EPROM/ROM del NC-Z e NE-Z.

MAN APPLICATION OF THE CONTROL OF TH	EPROM	(M2708)	ROM	(M2316E)
(NC-Z)	Q51 ,	Q52		Q52
(NE-Z)	Q49 ,	Q50		Q51

#### 9. Descrizione Operativa

Funzione dei tasti.

RESET	Tasto per	azzerare	il Nanocome	iter, il	software	inizializza	la
	wewor13,	lo stack	Pointer, a:	zzera la	CPU ed	i breaksoint	214
	controlla	le locazi	oni di RAM ded	dicate al	monitor.	T CI CONFOING	· ·

- 0 F Tasti per ingresso dati e indirizzi in esadecimale. I dati vengono visualizzati nei primi quattro digit partendo da destra.
- Tasto di STore per immagazzinare il dato in ingresso nel registro selezionato (indicato dal LED), nella locazione di memoria o porta I/O precedentemente indirizzata il cui indirizzo e' visualizzato nei primi 4 digit partendo da sinistra. Quando il dato viene immagazzinato in memoria l'indirizzo e' incrementato automaticamente.
- LA Tasto di Load Address per il caricamento dell'indirizzo, di memoria o della porta I/O, scritto. L'indirizzo puo' essere di 4 disit per la memoria 0000 FFFF (Hex) o 2 disit 00 FF (Hex) per le porte di I/O
- 2ND Tasto per trasferire la funzione del tasto (ST) al secondo resistro della coppia di registri a 8 bit della CPU.

2ND	Normale
A	word or F
A'	F,
В	C
E '	Ç,
D	Ē
D'	e III Mare E
Н	131 - PA
H'	

- ARS Tasto (acceso/spento) per visualizzare o selezionare la coppia di registri alternativa: A'F', B'C', D'E', H'L'.
- -> , <- Tasti per muovere passo-passo verso destra o sinistra l'indicatore luminoso ( lampadine LED). Se il tasto viene tenuto premuto il puntatore avanza automaticamente .
- INC Tasto per INCrementare gli indirizzi di memoria e di porta I/O Se e' tenuto premuto gli indirizzi incrementano automaticamente (2 al secondo circa).
- SS Tasto Single Step per poter eseguire una istruzione per volta a partire dall'indirizzo indicato dal Program Counter. Se e' tenuto premuto vengono eseguite tre istruzione al secondo
- GO Tasto per eseguire un programma utente con indirizzo di partenza

immasazzinato nel resistro Prosram Counter. (E' tuttavia sufficiente selezionare PC, scrivere l'indirizzo di partenza poi premere GO.)

BREAK

Tasto per fermare un programma utente tramite un NMI. Il controllo della CPU e' trasferito dal programma utente al sistema operativo (programma NC-Z). salvando il contenuto dei registri di CPU.

BRK


Tasto per programmare i punti di interruzione (BReaKpoint). Attivando BRK il display visualizza il numero dei breakpoint (0-7). Di conseguenza i seguenti tasti assumono una diversa funzione al fine di posizionare o rinnovare i breakpoint.

LA : Per caricare l'indirizzo di breakpoint (max 4 disit).

INC: Per incrementare il numero di breakpoint.

GO : Per annullare il breakpoint.


ESEMPIO di breakpoint posizionato:



Il tasto BRK e' premuto nuovamente per uscire dal modo breakpoint.


CASS-TTY Interruttore per selezionare la periferica di uscita: resistr. a cassetta su(J3) o terminale seriale su (J5).

- 9.1 Esempi di caricamento resistri.
  - Caricamento diretto resistri a 8 bit della CPU.




(\*) Se piu'di due disit vensono dati in insresso solo i due disit visualizzati piu' a destra vensono immasazzinati; se solo un disit viene scritto il secondo (piu' significativo) viene immasazzinato come zero.

# 2) Caricamento diretto registri a 16 bit.



Il dato immasazzinato nel resistro selezionato rappresenta l'indirizzo di memoria. Il dato letto sulla destra del display e' il contenuto della memoria a

## 3) Caricamento dato in memoria o su porta I/O



E E = contenuto della porta di indirizzo 22

(\*) Se piu'di 2 disit vensono scritti i piu' sisnificativi non vensono immasazzinati .

## 9.2 ESEMPIO di creazione del programma, esecuzione e controllo (debugging).

Scriviamo un semplice programma che incrementi ad ogni passata il contenuto  $\det$  registro C e  $\det$  contemporaneamente incrementi due volte il contenuto  $\det$  registro B.

#### - Creazione del programma.

Diagramma di flusso	Codice sorsente (Mnemonico)		Codice ossetto (Hex)		Commenti
	Label I	struzioni o dati	Indirizzo MEM	Istruzioni o Dati	
Inizio	Inizio:	INC B	010F	04	Increm. res. B
INC B <					
	J	P Avan.	0110	C3	Salta a 0130(Avan.
			0111	30	
			0112	01	
INC B Avanti	Avanti:	INC B	0130	04	Incrementa res.B
<u> </u>		INC C	0131	0C	Incrementa res.C
INC I	ل اا	P'Iniz.	132	C3	Salta a 010F(Iniz.)
			1.33	0F	was a second of the transfer of
!J			134	01	

Le operazioni di caricamento del programma in memoria sono elencate di seguito. Gli indirizzi di memoria sono incrementati automaticamente dopo ogni comando di (ST).

## - Caricamento programma in Memoria

Passo	Comando	Dato in Ingresso	Dato Visualizzato	Indicatore Lumin. selez.	Commento
1	RESET		0000	PC:	Inizializzazione della CPU (azzeramento res. interni)
2.	->		0000	MEM	Selezione MEM
3 4	LA	010F <sub>7:26</sub>	010F 010F	MEM MEM	Indiriz. iniz. grosr. Caricamento ind. iniz. in MEM
5		04	0105 04	Mab e	
**		0.71	010F 04	MEM	Codice ogsetto 1.a istruz. (INC B)
6 	ST	AF 23	0110	MEM	Caricam. codice oss. ed increm. indir.di MEM
7		СЗ	0110 C3	MEM	Codice oss. 2.a istruz. (JP 0130)
8	ST		0111	MEM	Caric, codice oss.
3.50	S.Frends T.	NE 30	1886	D OME	2.a istr.
- 9	nor y dif	30	0111 30	MEM	Ind. salto byte meno signif.
10	ST	10	0112	MEM	Caric. salto bste meno signif.
11		01	0112 01	MEM	Ind. salto byte piu'
12	ST	hila elher	0113	MEM	Caric. salto byte piu' signif.
					<pre>C Ora il rimanente</pre>
13		0130	0130	MEM	Ind. prosesuimento
14	L.A		0130	MEM	Caric. ind. prosesui- mento pros.
15		04	0130 04	MEM	Codic. oss. istr. (INC B)

Fasso	Comando	Dato in Ingresso	Dato Visualiz		Indicatore Lumin. selez.	Commento
16	ST		0131	P   	MEM	Canic. ogs. istr.
17	PART	0C	0131	0C	MEM	Codic. oss. (INC C)
18	ST	. 45 .	0132		MEM	Caric. oss.
19		СЗ	0132	C3	MEM	Codic. oss. (JP 010F)
20	ST		0133	*****	MEM	Caric. oss.
21		0F	0133	OF.	МЕМ	Ind. salto byte meno signif.
22	ST	orp.	0134	****	MEM	Caric. salto byte meno signif.
23	alte kons	01	0134	01	MEM	Ind. salto bete Piu' sisnif.
24	ST	lgggpat sai	0135		MEM	Caric. salto byte pio signif.

Prima di passare all'esecuzione del programma e' opportuno verificare che i dati siano stati introdotti in memoria correttamente. A tal fine procedere come segue:

Passo	Azione Ingliantpending 3 me in trate
1	Selezionare MEM
. 2	Scrivere l'indirizzo di partenza (010F)
3	Caricare l'indirizzo (LA) e visualizzare il primo codice operativo
4	Incrementare l'indirizzo (INC) e controllare il successivo codice operativo
5	Risetere; soi controllare da (0130) a (0134).

Esecuzione del programma (utilizzando la funzione passo - passo (SS))

Passo	Comando	Dato in Ingresso	Dato Visualiz.	Indic. luminoso selez.	Commento
1(*)	RESET		0000	PC	Azzeramento resistri interni CPU (il prosramma rimane
2	Jigg 'p	010F	010F	PC PC	memorizzato in MEM).
3	ST		010F 04	PC	Carica ind. iniz. programma nel Program. Counter.
4	_ <u> </u>	daugi	0000	BC (#)	
5	SS	h I	0100	BC	Esegue 1.a istr. [INC B]
6	SS	b.J.	0100	BC	Esegue 2.a istr. [ JP ]
7	<	Mr Zai Saintí	0130 04	PC	Verific. che il salto a 0130
8	<b>-</b>	Cur-chill	0100	BC	e' avvenuto e che il succ. cod. op. e' 04. Ritorno a BC
9	SS	Mary Co.	0200	BC	Esegue 3.a istr. [ INC B ]
10	SS	ráti	0201	BC 3	Esegue 4.a istr. C INC C ]
11	SS	00.75	0201	E:C	Esegue 5.a istr. [ JF ] salto
12	<-	gev coustre	010F 04	PC	a Inizio. Verifica che il salto a Inizi e' avvenuto.
			1077000	10.	( Il programma e' terminato.)

Tenendo premuto (SS) il programma verra' eseguito nuovamente ed il contenuto dei registri B e C incrementera' lentamente .

#### Note:

- (\*) Il passo 1 puo' essere omesso quando il risultato finale non dipende dal contenuto precedente dei registri oppure ciascun registro interessato dal programma viene azzerato prima dell'esecuzione.
- (#) Se il comando SS viene utilizzato mantenendo selezionato FC anziche' BC si potra' visualizzare che il programma passa di istruzione in istruzione.

Per il controllo del programma e' molto utile (sopratutto per programmi lunghi) l'inserimento di breakpoints(punti d'interruzione).

L'attivazione di tale funzione, comando (BRK), e' illustrata nella grima garte della sesuente tabella. Nella seconda garte e' mostrata la funzione (GO) nell'esecuzione del grosgramma con breakgoints .

La funzione (GO) permette l'esecuzione del programma alla massima velocita'.

## - Controllo del programma (debugging) con utilizzo dei breakpoint.

Passo	Comando	Dato in Indresso	Dato Vis∪alizz∙	Indic. lumin. selez.	Commento
1.	RESET	ad no en	0000	PC	Azzeram. del sistema e dei breakpoint
2.	BRK	P. 10. (C. 10.1.57.)	0	PC#BRK	Attivazione breakpoint
3		0110	0110	PC+BRK	Indirizzo del primo breakpoint voluto.
4	LA		0110 OC3	PC+BRK	Memoriz. ind. del srimo bresksoint voluto,
5	INC		1	PC*BRK	(breaksoint zero) Incremento res. interruz. (breaksoint uno)
6	The state of the s	0132	0132	PCyBRK	Indirizzo del secondo breakpoint voluto.
7	LA		0132 1C3	PC#BRK	Memoriz. del secondo
8	BRK		0000	PC	breaksoint voluto Disattiv. visualiz.
			is the		breakpoint; I breakpoint riman- sono tuttavia memorizzati.
9		010F	010F	PC	Indir. iniziale programma
10	GO	mant all	0110 C3	PC	Il programma viene eseguit
1.1.	<	Miles Auto	0100	BC	fino al primo breakpoint 0 Verifica che il resistro B e' stato incrementato.
12	<		0110 C3	PC	Ritorno in PC
13	GO		0132 C3	PC	Il programma viene eseguito
14	<		0201	BC	dal breakpoint () al 1. Verifica il contenuto di E(
15	( <- ) -		0132 C3	PC	Ritorno in FC
16	SS	- Tun mene	010F 04	· PC	(SS) esegue una istruz. a partire dall'ultimo breakpoint.
				ere to be	FINE programma .

#### NOTA:

L'uso della funzione breakpoint abbinata a (GO) e (SS) e' indispensabile quando si voslia verificare la correttezza losica di un programma nonche' per visualizzare alcuni risultati parziali (passaggi intermedi)che altrimenti, con l'uso della sola funzione (GO), sfuggirebbero.

#### 9.3 - Orerazione di DUMP e LOAD su cassetta.

E' possibile resistrare su cassetta programmi precedentemente immasazzinati in memoria RAM (operazione di DUMP) e ricaricare all'occorrenza un programma in RAM (operazione di LOAD).

Il registratore a cassetta dovra' essere collegato al connettore J3 della scheda CLZ80/NC.

Devono essere usate per il registratore cassette di buona qualita'; e' consigliato il tipo all'ossido di cromo CrO2.

La seguenza corretta delle operazioni di DUMP e LOAD e' illustrata di seguito.

#### DUMP su Cassetta.

- 1) Posizionare il commutatore CASS/TTY della tastiera nella posizione CASS.
- Riavvolsere il nastro ( o rosizionarlo nella zona voluta).
- 3) Selezionare con (->) il modo MEM.
- 4) Introdurre da tastiera l'indirizzo di partenza del programma (AAAA)(Hex).
- 5) Caricare l'indirizzo con (LA).
- 6) Introdurre la lunghezza del blocco da resistrare (numero dei bytes in esadecimale delle locazioni di memoria occupate) (LLLL).
- Il display deve ora visualizzare l'indirizzo di partenza sulla sinistra e la lunghezza del blocco sulla destra : AAALLLL
- 7) Fremere (DF). Il display si spesnera'.
- 8) Predisporre il resistratore per la resistrazione. Se e' usato l'autocontrollo il motore del resistratore rimmarra' fermo.
- Premere (GO).Il motore parte e dopo circa 20 sec. ha inizio la resistrazione.
   Durante tale intervallo di tempo il software provvede a resolare l'AGC.
- 10) Quando la resistrazione e' terminata il resistratore si fermera'.
- 11) Sbloccare i tasti del resistratore.
- 12) Premere un qualsiasi tasto della tastiera-display per ridare il controllo al monitor.

#### LOAD da CASSETTA

- 1) Posizionare il commutatore CASS/TTY della tastiera su CASS.
- 2) Riavvolsere il nastro (o posizionarlo nella zona di inizio resistrazione).
- 3) Fremere (LD) Il display si spegnera'.
- 4) Inserire il tasto di avanzamento (condizione di ascolto).
- 5) Attendere che il resistratore si fermi (se il resistratore ha l'autocontrollo) alla fine del blocco resistrato.
- 6) Sbloccare il tasto di avanzamento.
- 7) Premere un qualsiasi tasto della tastiera per ridare il controllo al monitor.

Durante l'operazione di LOAD il software controlla per osni blocco dati la corretta trasmissione (" checksum control ") (\*) .

Se la lampadina LED di ERRore rimarra' spenta l'operazione di LOAD ha avuto successo ed il programma letto si trovera' caricato a partire dall'indirizzo indicato nell' operazione di DUMP.

Se la lampadina LED di ERRore si accendera' un errore e' stato rilevato, in tal caso ripetere l'operazione di LOAD. Se si rilevasse nuovamente un errore il nastro e' difettoso.

Nota: (\*) Fer 'checksum' si intende un byte di controllo di sicurezza per la trasmissione dati ottenuto sommando ogni byte del blocco.

9.4 - Operazione di DUMF e LOAD su terminale seriale.
(TTY stampante e lettore di nastro)

DUMF su TTY (stampante o lettore)

La TTY seriale dovra' essere connessa al connettore J5 della scheda CLZ80/NC.

1) Posizionare il commutatore CASS/TTY della tastiera su TTY

2) Impostare la velocita' di trasmissione seriale caricando due locazioni di memoria come sesue:

Baud rate	OFAE	0FAF	
600	9A	00	valore sia' predefinito
300	35	01.	*** *** *** *** *** *** *** *** *** **
1.10	55	0.3	

La velocita' di trasmissione impostata deve essere uguale alla velocita' del terminale.

- 3) Selezionare con (<-) il modo MEM
- 4) Introdurre da tastiera l'indirizzo di partenza del programma.
- 5) Caricare l'indirizzo di partenza con (LA).
- 6) Introdurre la lunshezza del blocco (numero di bytes in esadecimale); (LLLL) (Hex).
- Fremere (DF). Il display si spegnera!
- 8) Premere (GO). Dopo circa 20 sec. ha inizio l'invio di dati al terminale.
- 9) Terminato l'invio di dati al terminale premere un qualsiasi tasto sulla tastiera per trasferire il controllo al monitor.

Nota: Il formato dei dati inviati sul terminale e' come indicato nel parasrafo 5.3.3

#### LOAD da TTY (lettore di nastro perforato)

- 1) Posizionare il commutatore CASS/TTY della tastiera su TTY.
- Inserire il nastro perforato sul lettore
- 3) Premere (LD). Il display si spegnera'.
- 4) Avviare il lettore.
- 5) Attendere la fine del nastro registrato.
- 6) Fermare il lettore.
- 7) Fremere un qualsiasi tasto della tastiera per ridare il controllo al monitor.

Se la lampadina LED di ERRore rimarra' spenta l'operazione di LOAD ha avuto successo.

LOAD da TTY (terminale)

Questa operazione manuale di ingresso dati anche se e' possibile e' sconsigliabile.

Nota: I dati di ingresso devono essere nel formato previsto compreso il byte di controllo ' cheksum ' . Solo nel calcolo del byte di controllo per ogni blocco (16 bytes) si potrebbe introdurre un errore che invaliderebbe l'operazione.

STRUMENT FOR DESCRIPTION SHOWS IN SECURIORS FOR THE PARTY OF THE PARTY

## 10. Espandibilita' del sistema del sistema

Le schede Nanocomputer utilizzano una struttura a bus, il Gamma-BUS, che e' compatibile con un ampia serie di schede della famislia CLZ80 Microcomputer.

#### 10.1 Espandibilita' Hardware

La scheda CLZ80/NC e' simile alla scheda CLZ80 4/2 con alcuni componenti omessi al fine di ridurne il costo ed adattarla a fini educativi. La scheda tuttavia, puo' essere convertita nel Microcomputer CLZ80-4/2 utilizzando il kit di componenti KNZ80.

## La scheda CLZ80-4/2 comprende :

- 1 UART 8251 per comunicazioni seriali.

- 1 Convertitore DC-DC per la generazione sulla scheda del +/-12V e del -5V. In tal modo la scheda necessita solo della singola alimentazione +5V.
- 2K ROM di programma MO-Z comprendente Monitor, Debug e Loader (per cassette audio).
- 1 PROM (2 bytes) di inizializzazione.

- 1 Connettore (J4) per il secondo resistratore.

Per le schede della serie CLZ80 Microcomputer, basate su una struttura a bus, sono disponibili due cestelli porta-schede; il CPZ80 per 4 schede ed il CTZ80 per 8 schede.

Questi cestelli forniscono le interconnessioni schermate del Gamma-BUS per le sesuenti schede:

VDZ80 Scheda di video-display piu' tastiera alfanumerica

FLZ80 Scheda di controllo per Floppy disk

PPZ80 Scheda programmatore di EPROM

RAZ80 Scheda per espansione di memoria RAM (16, 32, 48K byte)

FIZ80 Scheda per espansione di Ingressi/Uscite; comprende (4 PIO,1 SIO,e 1 CTC).

E' inoltre disponibile un set completo di cavi, alimentatori, periferiche floppe, stampanti , terminali etc.

La memoria RAM della scheda CLZ80 puo' essere espansa da 4K a 16K sostituendo i componenti M4027 con le RAM dinamiche da 16K tipo M4116; solo con la modifica dei ponticelli e senza alcun componente assiuntivo.

## 10.2 Espandibilita' Software

Il software per la serie microcomputer, che puo' essere usato sulle schede CLZ80, e' il seguente:

MO-Z 2K byte Monitor, Debus, Loader; fornito su una ROM M2316E.

MF-Z 6K bute Editor, Assembler; fornito su tre ROM M2316E

BAS-Z 8K byte Interprete BASIC (linguassio ad alto livello); fornito su 4 ROM M2316E.

SEX 2K byte Nucleo di sistema operativo multiutente in tempo reale; fornito su una ROM M2316E.

FP-Z 2K byte Packase di software matematico a virgola mobile; fornito su una ROM M2316E.

EPR-Z/O 1Kb. Programma di gestione del programmatore di EPROM (PFZ80); fornito su una EPROM M2708.

L'insieme dell'MO-Z e dell'MF-Z formano il Sistema Operativo FR-Z (8K bate).

Alcuni software sono disponibili in differenti versioni, allocati in differenti locazioni di memoria come mostrato nella tabella seguente:




Tabella 10.1 - Allocazione di memoria del Software serie CLZ80.

E' anche disponibile una versione (NC-Z/1) del programma Nanocomputer adattata per l'uso su una scheda CLZ80.

Tale programma mette in grado l'utente che ha trasformato la scheda CLZ80/NC in CLZ80 di continuare ad usare il microcomputer come un Nanocomputer con la tastiera-display come unita' d'ingresso.

### **APPENDICE**

- Cataloso componenti ed accessori del sistema.

Le parti componenti e gli accessori Hardware e Software previsti per il Sistema Didattico Nanocomputer sono:

2012			100				
Н	#?'	r	rł	Li	33	73	63

	Tipo	Descrizione
	NBZ80	Sistema Nanocomputer basato sul microprocessore Z80 formato da:
		<ul> <li>Scheda CLZ80/NC con 4Kbste di RAM, 2Kbste di EPROM/ROM con programma Monitor (NC-Z) compatibile Y-Bus.</li> <li>Tastiera-display NKZ80</li> </ul>
		<ul><li>Manuale tecnico</li><li>Volume 1 "Nanobook Z80-Tecniche di programmazione"</li></ul>
	NBZ80-A	Come il sistema NBZ80 più' l'alimentatore NSZ80.
	NEZ80-E	Come il sistema NBZ80 piu' il contenitore di schede con alimentatore incorporato NPZ80.
	NEZ80-S	Come il sistema NBZ80-B piu' la scheda NEZ80, l'insieme di spezzoni di fili K1Z80 ed il volume 3 " Nanobook Z80-Tecniche di interfacciamento "
	UPZ80-S	Kit di parti che permette di trasformare il sistema NBZ80 in NBZ80-S. Comprende: - Scheda NEZ80 - Contenitore - alimentatore NPZ80
		- Cavo di connessione W15Z80 Volume 3 "NanobooK Z80 - Tecniche di interfacciamento" K1Z80
	NBZ80-HL	Come il sistema NBZ80-S piu' la scheda di interfaccia video VHZ80, la tastiera alfanumerica tipo ASR33 , 8K di BAS-Z/N e la suida al linsuassio BASIC.
ж	UFZ80-HL	Kit di parti che permette di trasformare il sistema NBZ80-S in NBZ80-HL.
	NEZ80	Scheda per esperimenti hardware d'interfacciamento.
	TVZ80	Video monitor 12" per l'uso con VNZ80 o VHZ80.
	RCZ80	Resistratore a cassette con controllo automatico (richiede il cavo W10Z80 di collesamento al sistema).
ж	SSZ80	Stampante seriale modello 779 Centronics per carta standard da 8 1/2" con 80-132 colonne (60-120 car/sec).

Tiro	Descrizione				
NSZ80	Alimentatore mini per l'NBZ80.				
NPZ80	Contenitore per le schede CLZ80/NC e NEZ80 con alimentatore incorporato.				
KNZ80	Insieme di componenti per convertire la scheda CLZ80/NC in CLZ80 4/2 microcomputer. Include: UART, DC-DC converter, PROM di controllo, Monitor MO-Z su EPROM e connettore.				
NKZ80	Tastiera-display per l'NBZ80 completa di cavo di connessione.				
K1Z80	Insieme di spezzoni di filo per la connessione di circuiti sulla scheda NEZ80.				
K2Z80	Insieme di semiconduttori e componenti passivi per la scheda NEZ80.				
K3Z80	N.3 zoccoli a 40 pin per la scheda NEZ80.				
K4Z80	Connettori per l'espansione del gamma-BUS sulla scheda NEZ80.				
1.527.0 punuhara 4	Insieme di componenti attivi e passivi per eseguire gli esperimenti descritti nel secondo Nanobook.				
W6Z80	Cavo per la connessione del NBZ80-HL con l'ingresso in antenna di un TV commerciale.				
₩8Z80	Come W6Z80 ma per l'ingresso di un TV monitor.				
M10Z80	Cavo di connessione con adattatore per un registratora cassetta RCZ80 al NBZ80/NBZ80-S/NBZ80-HL.				

W12Z80 Cavo di connessione della stampante SSZ80 al sistema

NBZ80-HL.

W15Z80 Cavo di connessione NEZ80 e CLZ80/NC.

#### Software

Tiro	Descrizione
NC-Z	2K di Monitor per NBZ80 fornito su due EPROM M2708 od una ROM M2316E.
NE-Z	2K di software di esperimenti per i sistemi <b>NBZ80-S e</b> NBZ80-HL. Disponibile su due EPROM M2708 <b>od una</b> ROM 2316E.
BAS-Z/N	8K di interprete BASIC per il sistema NBZ80-HL disponibile su 4 EPROM M2716 o 4 ROM 2316E.

#### NANOBOOK

Volume	Titolo
1	NANOBOOK Z80. Tecniche di grosrammazione
2	NANOBOOK Z80. Elettronica disitale
21	NANOBOOK Z80. Tecniche di interfacciamento.

Nota: (\*) Disponibile entro il III trimestre 1980.

Tutte le parti componenti e gli accessori sopraelencati sono disponibili presso ogni distributore locale od ufficio vendite della SGS-ATES.

## SGS-ATES COMPONENTI ELETTRONICI SpA

**DIREZIONE GENERALE ED AMMINISTRATIVA** 

Via C. Olivetti, 2 20041 Agrate Brianza Tel. (039) 65551

DIREZIONE COMMERCIALE ITALIA

Via Correggio, 1/3 20149 Milano Tel. (02) 4695651

UFFICI VENDITA

Via G. Del Pian dei Carpini, 96/1 50127 Firenze

Tel. (055) 4377763

Via Correggio, 1/3 20149 Milano Tel. (02) 4695651

Piazza Gondar 11 **00199 Roma** Tel. (06) 8392848

Corso G. Ferraris, 26 10121 Torino Tel. (011) 531167

**PUNTI DI VENDITA** 

Via Larga, ang. Via Brolo/Via Verziere 20122 Milano

Tel. (02) 8690047

Via S. Quintino, 29/C 10121 Torino Tel. (011) 531267

**DISTRIBUTORI**Giulio BALLARIN

Via lapelli, 9 **35100 Padova** Tel. (049) 654500

CID V.le degli Ammiragli, 67 **00136 Roma** Tel (06) 6383979 DISELCO S.p.A. Via dei Cignoli, 9 **20151 Milano** Tel. (02) 3086141

ELECTRONIC SYSTEM S.r.L. Via Davanzati, 39 **00137 Roma** Tel. (06) 8272860

FANTON ELECTRONIC SYSTEM S.r.L. Via Savelli, 1 **35100 Padova** Tel. (049) 655033

FANTON BOLOGNA S.r.L. Via Emilio Zago, 6 **40128 Bologna** Tel. (051) 357300

G.B.C. Italiana S.p.A. V.le Matteotti, 66 **20092 Cinisello B. (MI)** Tel. (02) 6189391

MARCUCCI S.p.A. Via Cadore, 24 **20135 Milano** Tel. (02) 584686

Carlo RESTELLI Via Nizza, 34 10125 Torino Tel. (011) 655765

B. ROSSI S.p.A. Via Archimede, 43/2 16142 Genova Tel. (010) 516575

Adriano ZANIBONI Via Tasso, 13/4 **40129 Bologna** Tel. (051) 368913